Аналого-цифровой интегратор

ОП ИСАНИ Е ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик/18 рисоединением заявки ооударственный комитетСовета Министров СССРпо делам иэооретеннйн открытий 3) Приоритет 3) Опубликовано 25.03.76.Бюллегень115) Дата опубликования описания 09.04.76 К 681,335(54) АНАЛ ИФРОВОЙ ИНТЕГРАТ в системах программно Изобретение относится к автоматике и вычислительной технике и предназначено для формирования напряжения, пропорционального интегралу от входного сигнала при больших временах интегрирования.Известны аналого-цифровые интеграторы, содержашие последовательно соединенные аналоговый интегратор, компаратор, реверсивный счетчик импульсов, цифро-аналоговый преобразователь, выход которого подключен к одному входу сумматора, к другому входу которого через управляемый ключ присоединен выход аналогового интегратора, выход сумматора подключен к выходу аналого-цифрового интегратора, источник задания начальных условий и источник управляющего сигнала.Однако вследствие сбоев счетчика под действием помех и перерывов питания в этих устройствах происходит разрушение информации, что может привести к авариям. Весьма .ушественным является также трудность обеспечения быстрой и автоматической записи начальных условий, что создает значительные неудобства при использовании их, например го управления.Цель изобретения - повышение помехоустойчивости интегратора и уменьшение времени записи начальных условий.Это достигается благодаря тому, что винтегратор введены блок выделения модуля, блок сравнения, логический элемент" И-НР , переключатель и блок слеженияд 1 хранения, вход которого через переключа,тель соединен с выходом сумматора и систочником задания начальных условий, авыход соединен с одним входом блока срав.нения, другой вход которого подключен к тб выходу сумматора, выход блока сравнениясоединен с входом аналогового интегратора и через блок выделения модуля подключен к одному входу логичесКого элементаИ-НЕ, другой вход которого соединен с 20 источником управляюшего сттгнала, а выходподключен к управляющему входу блока сле.жения - хранения.На чертеже представлена схема предла,гаемого аналого-цифрового интегратора, 25Он содержит преобразователь напряжниь-частота" 1, построенный на аналоговоминтеграторе 2 с целью сброса в нулевое состояние 3 и трехпозиционном компараторе 4, реверсивный счетчик импульсов 5 со счет ным входом 6 и входами управления реверсом 7,8,соединенными с импульсным и потенциальными выходами компаратора, цифроаналоговый преобразователь 9, соединенный с сумматором 10, к другому входу сумматора через резисторы 11, 12 и управляе- щ мый ключ на транзисторе 13, подключенный к импульсному выходу компаратора 4 через согласующую цепь 1 4,подсоединен аналоговый интегрвтор 2. Выход аналого-цифрового интегратора подключен к входу 1 5 двух 5 позиционного переключателя 16, другой вход 1 7 которого соединен с источником задания начальных условий Ио, в управляющий вход 18 связан с источником сигнала управления записью начальных условий И . МВыход переключателя 16 подключен к входу блока слежения - хранения 19, содержащего усилитель 20, запоминающий конденсатор 21, истоковый повторитель на полевом транзисторе 22 и переключатель ре жима работы "слежение-храненйе 23. Блок" слежения - хранения подключен к трехпозиционному блоку сравнения 24. К другому входу блока сравнения подключен выход ана лого-цифрового интегратора Иих . 30Выход блока 24 через резистор 25 подключен к суммирующей точке аналогового интегратора 2 и через блок выделения модуля 26 и логический элементИ-НЕ 27 к управляющему входу переключателя режимв "слежение - хранение".Йля рассматриваемого устройства характерны два режима работы - интегрированиеи запись начальных условий.Выбор режима осуществляется с помошью переключателя 16 по сигналу управ ления Ау . Работа схемы в режиме инте грирования (сигнал Иу имеет единичное значение и переключатель 16 находится в положении, при котором на вход блока слежения хранения 19 подключен выходной сигнал аналого=цифрового интегратора И) происходит следующим, образом,При наличии входного сигнала И преобразователь "напряжение-частота" 1 гене рирует импульсы с частотой, щропорциональ ной Ц . При этом в зависимости от зна ка Цна потенциальных выходах трехпозиционяого,компаратора 4, соединенных с входами управления реверсом 7, 8 счетчи ка 5, устанавливаются напряжения, настраы ваюшие счетчик на сложение иди вычитание импульсов. Кодовые комбинации, возникающие в счетчике, преобразуются цифро-анало 1 говым преобразователем 9 в сигнал посту е пающий на вход сумматора 10. Возникновение импульсов на счетном входе 6 реверсиь. ного счетчика 5 происходит в момент времени, когда напряжение на выходе аналогово-. го интегратора 2 достигает уровня срабаты-. вания компаратора 4, после чего под дей-ствием выходного сигнала компаратора осуществляется быстрый сброс (разряд емкости) аналогового интегратора. В результате компаратор выключается и процесс заря- да емкости под действием сигнала Цю повторяется. Поэтому за каждый период работы преобразователя 1 с помощью ксмпаратора 4 фиксируется величина и знак приращения интеграса входного напряженйя Ит. е. в схеме осуществляется квантование интеграла входного сигнала по уровню. Прира- щения накапливаются в реверсивном счетчика 5 и преобразуются в электрическое напряжение с помощью цифро-аналогового преобразователя 9. При определенном выборе уровней переключения компаратора 4, масштаба цифро-аналогового преобразователя 9 и сопротивлений на входах сумматора 10 можно обеспечить равенство между приращением интеграла входного сигнала на выходе аналогового интегратора 2 и изменением напряжения на выходе цифро-аналогового преобразователя 9, соответствующим приращениюокода в счетчике на единицу младшего разряда, В этом случае на входе сумматора 10 формируется напряжение, пропорциональное интегралу от входного сигнала Юпричем погрешность дискретности такого аналого-цифрового интегратора практически равна нулю. Поскольку в реальной схеме ,время сброса аналогового интегратора 2 имеет конечное значение (определяемое параметрами цепи сброса 3), на выходе,сумматора 10 могут возникать всплески напряжения с амплитудой, равной шагу квантова: ния, и с периодом, обратно пропорциональным входному сигналу, Зто явление может привести к существенному искажению выходного сигнала интегратора, особенно при больших значениях входного напряжения. Для уменьшении влияния указанных всплесков напряжении в схеме предусмотрен ключевой транзистор 13, который под действи,ем счетного импульса, поступающего на его базу через согласующую цепь 14, открывается и отключает сумматор 10 от аналогового интегратора 2 на время разряда его емкости.При нормальной работе аналого-цифрового интегратора (без сбоев счетчика 5) блок слежения - хранения 19 находится в режиме слежения за выходным сигналом 05 З этом режиме переключатель 23 замкнут и запоминающий конденсатор 21 попключенк выходу усилителя 20. Благодаря глубокой отрицательной обратной связи на этомконденсаторе поддерживается такое напряжение, при котором сигнал на выходе истокового повторителя практически все времяравен выходному сигналу аналого-цифровогоинтегратора И (скорость слежения устрой.ства аналоговой памяти выбирается вышемаксимальной скорости интегрирования аналого-цифрового интегратора). 10При этом сигнал на выходе блока сравнения 24 равен нулю, так как разность сиг-налов на его входах находится в зоне нечувствительности блока, В этом режимеблок сравнения 24 не оказывает влияниятна работу преобразователя "напряжениечастота 1. В то же время наличие нулевого напряжения на его выходе поддерживает переключатель 23 в замкнутом состоянии (сигнал на выходе логического элемента И-НЕ . 27 имеет единичное значение),благодаря чему блок слежения-хранения 1 9работает в режиме слежения.Если же по каким - либо причинам произойдет сбой счетчика 5, то из-за ограни- гкченной скорости слежения блока сигналына входах блока сравнения 24 будут отличаться на величину, превышающую его зону нечувствительности. На выходе блокасравнения 24 возникает напряжение, знаккоторого определяется рассогласованием сиг.налов ца выходах аналого-цифрового интегратора И и блока слежения - храненияИиБлагодаря блоку выделения модуля 26 Ина вход логической схемы 27 поступаетсигнал соответствутошего знака независимоот рассогласования сигналов И и И иВ результате переключатель 23 размыкается и запоминающий конденсатор 21 отключается от усилителя 20,Одновременно сигнал с выхода блока сраьнения 24 поступает на вход преобразователя "напряжение - частота" 1 (через резистор 25 напряжение с выхода схемы 24 45подается к суммирующей точке аналоговогоинтегратора 2). Под действием этого сигнала преобразователь 1 восстанавливает информацию в счетчике 5, так, как подачаимпульсов ца счетный вход 6 осуществляется до тех пор, пока разность напряженийИц и Им не снизится до величины,при которой произойдет отключение блокасравнени." 24. После этого переключательрежима "слежениэ-хранение" 23 переходитв замкнутое положение, блок слежения-хранения 19 начинает следить за выходным сиг-.налом интегратора О, и схема продолФИ:жает нормальную работу т. е. формирование интеграла от входного сигнала ВЙ Е 1 Для уменьшения погрешностей восстттцот- ления информации после сбоев счетчтткв ццц перерывов в подаче питания необходи",ло увеличивать частоту преобразователя 1 прц ;срабатывании релейного элемента блока сравнения 24, т, е. сокращать время восстановления информации, Это достигается соответ,ствующим выбором резистора 25, Сутттест,венно также, чтобы за время восстановления информации напряжение на запоминающем конденсаторе 21 практически це изменяло своей величины. С этой целью в рассмотренной схеме необходимо использовать переклк чатель 23 с малыми точками утечки и истоковый повторитель ца полевом транзисторе.Рассмотрим теперь работу устройства в режиме записи начальных условий, В этом случае И -О и переютючатель 16 устацавливается в положение, при котором ца вход блока слежения - хранения подключец источник задания начальных условий Ио, Одно- . временно переключатель 23 переходит в замкнутое состояние независимо от сигцала на выходе блока сравнения 24, В резуньтате блок слежения - хранения 19 отрабатывает напряжение начальных условий, т, е. Ои ф Ио, Под действием разности сигналов Итт, и Ищ блок сравцеттття 24 включается и на его тьтходе возникнет сигнал, поступающий на преобразователь "цапряжециечастота" 1, который по знаку напряжения ца выходе блока сравнения 24 настраивает реверсивцый счетчик 5 ца слежение илц вь- читацие импульсов.Как и в случае восстановления ицформации, заполнение счетчика 5 происходит до тех пор, пока це произойдет выключение блока сравнения, т, е. до момента, когда ;разность между выходным напряжением аналого-цифрового итттегратора Ицтт сигтталочИ це станет мецьще порога отпускация блока сравнения, При соответствующем вы;боре этого порога напряжение ц Ьйк будет практически совпадать с напряжением начальных условий 0. Время записи начальных условий в предлагаемом устройстве ограничивается скоростью слежения устройства аналоговой памяти 19, Это время и опреде ,ляет необходимую длительность интервала, в течение которого на управляютцем входе Х 8 двухпозициоцного переключателя 1 6 должно поддерживаться нулевое напряжение,Таким образом, благодаря соединению выхода интегратора с блоком слежения - .хранения и блоком сравнения, другой вход которого подключен к выходу блока слежения - хранения, а выход - с дополцигельным входом аналогового интегратора и чс507872 звказ 1 Итираж щ попписно И ПП Патент", г. Ужгород, у. Гс 1 гдрннй, 1 или рез блок выделении модуля и логическийэлемент И-НЕ с управляющим входом переключателя режима работы блока "слеженияхранения", достигается автоматическое восстановление выходного сигнала интегратора.Введение же в интегратор дополнительногодвухпозиционного переключателя и логического элемента И-НЕ", соответствующим образом соединенных с источником задания начальных условий, выходом интегратора, бло- рком сравнения и блоком слежения - хранения, обеспечивает уменьшение времени записи начальных условий. Иформула изобретения Аналого-цифровой интегратор; содержащий последовательно соединенные аналоговый интегратор, компаратор, реверсивный счетчик импульсов, цифро-аналоговый прео- Ю бразователь, выход которого подключен к одному входу сумматора, к другому входу которого через управляемый ключ присоединен выход аналогового интегратора, выходсумматора подключен к выходу аналого-цифрового интегратора, источник задания начальных условий и источник управляющего сигнала, о т л и ч а ю ш и й с я тем, что,с целью повышения помехоустойчивости исокрашения времени задания начальных уьповий, он содержит блок вьщеления модуля,блок сравнекия, логический элемент И-НЕ,переключатель и блок слежения-хранения,вход которого через переключатель соединен с выходом сумматора и с источникомзадания начальных условий, а выход соединен с одним входом блока сравнения, другой вход которого подключен к выходу сумматоравыход блока сравнения;.соединен совходом аналогового интегратора и черезблок выделения модуля подключен к одномувходу логического элементаИ-НЕ , другойвход которого соединен с источником управляющего сигнала, а выход подключен к управляющему входу блока слежения - хране:ния.