Устройство для приема дискретной информации

1 н 428568 ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(32) Приоритет -Опубликовано 15.05.74 явки -1 осударственный комитеСовета Мннистрав СССРпо делам изобретенийн открытий Бюлчет ь хГ 0 цсацця 25.02.7. И, Захаров, А, С. Замрий и Теленков 71) Заявнтел 2 ние относитсяь использованолег а ной а технике связии построении при ат ы пе е ач 54) УСТРОЙСТВО ДЛЯ ПРИЕМ Изобретек иможет бьгг премников те р ф ппар ур р д и данных.Известны устройства для приема дискретной информации старт-стопнызт способом, содержащие на входе последовательно соединенные входной блок и блок выделения перепадов амплитуды импульсов, а на выходе - последовательно соединенные распределитель, 10 блок регистрации, блок памяти, дешифратор и блок печати, а также генератор тактовых импульсов и делитель частоты, выход (к/4) -го разряда которого подключен ко входу циклового триггера, а выход к-го разряда - к прод вигающему входу старт-стопного распределителя, выход которого, в свою очередь, подключен ко второму вхаду циклового триггера и к дополнительному входу блока памяти, кроме того, выход входного блока подключен к 20 управляющему входу блока регистрации.В известных устройствах искажения началастартового импульса, приводят к уменьшению рабочей исправляющей способности и поэтому они обладают низкой помехоустойчивостью. 25С целью повышения помехоустойчивостиприема информации в предлагаемом устройстве выход блока перепадов амплитуды импульсов и парафазные выходы циклового тригГера через две схемы И подключены соот РЕТНОЙ ИНФОРМАЦИИ ветственно ко входам триггеров, ко вторым входам которых подключен выход старт-стоп- ного распределителя, а выходы триггеров подключены к природвигающему входу делителя частоты через две вспомогательные схемы И и схему ИЛИ, причем ко вторым входам вспомогательных схем И подключен генератор тактовых импульсов непосредственно и через дополнительный делитель частоты соответственно, кроме того, вход одного из триггеров соединен со входом запуска делителя частоты, выход (к/4)-го разряда которого дополнительно подключен про входу запуска старт-стопного распределителя, а между выходом и входом (к/2)-го разряда делителя частоты включена дополнительная сема И, ко второму входу которой подключен соответствующий парафазный выход циклового триггера.На фиг. 1 приведена функциональная схема предлагаемого устройства; на фиг, 2 - временные диаграммы, поясняющие его работу.Устройство содержит входной блок 1, блок 2 выделения перепадов амплитуды импульсов, схемы И 3 и 4, триггеры 5 и 6, схемы И 7 н 8, схему ИЛИ 9, делитель частоты 10, генератор 11 тактовых импульсов, делитель частоты 12, цикловой триггер 13, схему И 14, старт-стопный распределитель 15, блок 1 б регистрации, блок 17 памяти, дешифратор 18 и блок 19 печати.Канал связи подключен ко входному блоку 1, ВыхОД котороГО подключен к Олоку 1 б регистрации и к блоку 2 выделения перепадов, выход которого через схемы И 3 и 4 подключен ко входам триггеров 5 и б соответстВенно, кроме того, выход схемы И 3 подан на вход запуска делителя частоты 12. Выходы триггеров б и 5 подключены ко входам схемы И 8 и 7 соответственно. Ко второму входу схемы И 8 подключен выход генератора 1 тактовых импульсов, который также подключен через делитель частоты 10 ковтороху входу схемы И 7. Выходы схемы И 7 и 8 через схему ИЛИ 9 поданы на продвигающий вход делителя частоты 12, Выход (к/4) -го разряда делителя частоты 12 подан на один из входов циклового триггера 13 и на вход запуска старт-стопного распределителя 15. Выход к-го разряда делителя частоты 12 подан на продвигающие входы старт-стопного распределителя 15. Выход последнего разряда делителя частоты 12 подан на вход схемы И 14, на второй вход которой подан выход циклового триггера 13, а выход схемы И 14 соединен со входом (к/2)-го разряда делителя частоты 12. Выходы циклового триггера 13 поданы на вто е входы схем И 3 и 4, Выходы старт-стоп- ного распределителя 15 подарены на блок регистрации 16, а выходы последнего разряда старт-стопного распределителя 15 поданы на входы триггеров Б, 6, 13 и на вход блока памяти 17. Выходы блока 16 регистрации ерез блок 17 памяти поданы,на входы децифратора 18, выход которого подключен к блоку 19 печати. Устройство работает следующим образом.При поступлении из канала сигналов очередной комбинации первыми поступают два перепада импульсов тока, определяющие,начало кодовой комбинации, После усиления и ограничения входным блоком 1 (фиг. 2, а) выделяется первый перепад, сигнал о котором из блока 2 выделения перепадов (фиг. 2, г) через схему И 3 поступает на вход запуска делителя частоты 12 и сбрасывает все его разряды в состояние О, а первый - в состояние 1. Кроме того, этот сигнал опрокидывает триггер 5 в состояние 1 и тем самым обеспечивает поступление через схемы И 7 и ИЛИ 9 продвигающих импульсов от делителя частоты 10 на делитель частоты 12. Под воздействием этих импульсов единица продвигается по делителю частоты 12 с частотой к/2 У (фиг. 2, в). Если единица доходит до (к/4) -го разряда, то сигнал с его выхода запускает старт-стопный распределитель 15 и опрокидывает цикловой триггер 13 в состояние 1, тем самым снимается сигнал со входа И 3 и подается сигнал на вход И 4.Поэтому с приходом второго перепада сигнал с выхода блока 2 выделения, перепада через схему И 4 опрокидывает триггер б в состояние 1,и тем самым обеспечивает подачу сигнала на второй вход И 8. С этого момен 5 1 О 15 20 25 30 З 5 40 45 50 55 50 65 та через схемы И 8, ИЛИ 9 на продвигающий вход поступают импульсы от задающегогенератора с частотой кЛ (фпг. 2, б). Есливторой перепад придет раньше, чем цикловоитриггер 13 опрокинется в состояние 1, топроисходит дробление, и сигнал о втором перепаде приводит делитель частоты 12 в исходное сосгояние.Сигналы с,выхода к-го разряда определяютпредполагаемые середины принимаемых импульсов,и продвигают единицу в старт-стопном распределителе 15 из разряда в разряд,а его выходные сигналы определяют моментыначала анализа поступающих с канала сигналов блоком 16 регистрации для определениязначения символа. Поскольку цикловой триггер 13 открывает схему И 14, то прп появ.ленин сигнала на выходе делителя частоты 12он записьвает единицу (к/2) -й разряд, т. е.цикл этого регистра уменьшается на 1/2 и и1будет равен и-тактав или о= Сигналы сЛвыхода последнего разряда определяют предполагаемые границы импульсов,Отклонения сигналов, определяющих предполагаемые границы (середины) нмпульсовпри таком построении делителя частоты 12меньше искажений стартового сигнала.Значения каждого символа поступают нзблока 16 регистрации на блок 17 памяти, а вконце цикла по окончании регистрации пятогс1 мпульса пост.пает сигнал сброса, по которому накопленные символы принятой комбинации сбрасываются на дешифратор 18, который дешифрирует принятый знак и подает сигнал для отпечатывания его на блок 19 печати,Кроме того, сипнал сброса с пятого выходастарт-стопного распределителя 15 приводитвсе элементы схемы в,исходное состояние:триггеры 5, 6 и 13 - в положение О (,высокоенапряжение на инверсном выходе) и все разряды делителя частоты 12 - :в состояние О,после чего приемное устройство снова готово иприему очередного знака. Предлагаемоестарт-стопное устройство обеспечивает запускприемного устройства по Двум перепадам, соответствующим стартовому сигналу. При этомзначителыно уменьшается влияние искаженийстартового сигнала на смещение хОментсв регистрации из-за этих искажений и уменьшается вероятность незапуска приемного устройства по сравнению с пзвестньп способом запуска по одному стартовому перепаду.Предмет изобретенияУстройство для приема дискретной нформации старт-стопным способом, содержащеена входе последовательно соединенные входнойблок и блок выделения перепадов амплитудыимпульсов, а на выходе - последователыОсоединенные распределитель, блок регистрации, блок памяти, дешифратор и блок печати,а также генератор тактовых импульсов и делитель частоты, выход (к/4)-го разряда которогспсдкЮчен кс Вход циклОВОГО топ ГГера, а Вы 428568ход к-го разряда - к продвигающему входу старт-стопного распределителя, выход которого, в свою очередь, подключен ко второму входу циклового триггера и к дополнительному входу блока памяти, кроме того, выход входного блока подключен к управляющему входу блока регистрации, отличающееся тем, что, с целью повышения помехоустойчивости приема информации, выход блока перепадов амплитуды импульсов и парафазные выходы циклового триггера через две схемы И подключены соответственно ко входам триггеров, ко вторым входам которых подключен выход стартстопного распределителя, а выходы триггеров подключены к продвигающему входу делителя частоты через две вспомогательные схемы И и схему ИЛИ, причем ко вторым вхо.дам вспомогательных схем И подключен генератор тактовых импульсов непосредственно 5 и через дополнительный делитель частотысоответственно, кроме того, вход одного из триггеров соединен со входом запуска делителя частоты, выход (к/4)-го разряда которого дополнительно подключен ко входу запуска 10 старт-стопного распределителя, а между выходом и входом (к/2)-го разряда делителя частоты включена дополнительная схема И, ко второму входу которой подключен соответствующий парафазный выход циклового триг гера,428568 ПШШШШ 11 ШШ 1 1 1 Редактор Т. Морозова Корректор Е. Кашина Изд. ЬЪ 1600 Тираж 678 ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб д. 4/5Подписное Заказ 5022 Обл. тип. Костромского управления издательств, полиграфии и книжной торговли гг 111 Составитель В. Евдокимова Текред Т. Курилко