Аналого-цифровой преобразователь разности фаз

370720 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваМ. 1 л. Н 031 13,2 1832/26-9) Заявлено 22.Ю 1971 (с присоединением заявкиПриоритетОпубликова но 15.11,1973 Комитет по делам зобретений н открытий при Совете Министров СССРУДК 681.325(088 юллетеньата опубликования описания ЗХ.197 Авторыизобретен А. А. Богородицкий, А. Г. Рыжевский, Ю Шл янди См агин нзенский политехнический институ аявитель Б "., ,ДКЭЗ ЛАЯ ЕОБРАЗОВАТЕЛЬ РАЗНОСТИ Ф НАЛОГО-ЦИФРОВ Изобретение относится к импульсной технике, а именно к аналого-цифровым преобразователям.Известен аналого-цифровой преобразователь разности фаз, содержащий блок поправок, связанный с блоком управления, калиброванный фазовращатель, соединенный через переключатель и усилитель-ограничитель с одними входами триггеров, другие входы которых подключены к выходам соответствующих формирователей, а выходы триггеров соединены с первыми входами блока запоминающих регистров, а также ключи по числу оцениваемых старших разрядов измеряемой величины и фазосдвигающие ячейки с отводами, связанные через схемы сборки с формирователями.Цель изобретения расширение рабочего диапазона частот.Для этого предлагаемый преобразователь снабжен дополнительной фазосдвигающей цепочкой с отводами, нониусными формирователями, дополнительными ключами и схемами совпадения, причем выход калиброванного фазовращателя через переключатель соединен с входом дополнительной фазосдвигающей цепочки, отводы которой через нониусные формирователи и схемы совпадения подключены к соответствующим входам блока запоминающих регистров, вторые входы схем совпадения через дополнительные ключи соединены с выходами соответствующих формирователей.На фиг. 1 приведена блок-схема предлагаемого преобразователя; на фпг. 2 - временные 5 диаграммы для случая изменения фазовогосдвига р.,=132, поясняющие его работу.Преобразователь содержит блок 1 поправок, калиброванный фазовращатель 2, переключатель 3, усилитель-ограничитель 4, блок 10 б управления, фазосдвигающие цепочки б - 9с отводами, формпрователи 10 импульсов, нониусные формирователи 11, ключи 121 - 12, 13, схемы 14 сборки, триггеры 15 с раздельным запуском, схемы 1 б совпадения, блок 17 15 запоминающих регистров, блок 18 цифровойиндикации.В исходном состоянии переключатель 3 находится в положении, показанном на фиг. 1, ключ 121 открыт, а ключи 12 - 12, 13 закры ты. В первом цикле измерения оцениваютсястаршие разряды измеряемого фазового сдвига, во втором цикле - значения младшего разряда с помощью электронного нониуса.На первом этапе измерения одно из иссле дуемых напряжений, например У, (диаграмма 19 на фиг. 2), которое опережает по фазе другое исследуемое напряжение У (диаграмма 20 на фиг. 2) на величину измеряемого фазового сдвига сс через открытый ключ 12 30 поступает на фазосдвигающую цепочку 7 с370720 тремя отводами, на выходы каждого из которых опо сдвигается по фазе на 100 (диаграммы 21, 22, 23 на фиг. 2). Сигналы с этих отводов через схему 14 сборки поступают на формирователи 10 импульсов, которые, как и усилитель-ограничитель 4 и нониусные формирователи 11, выдают корожие управляющие импульсы в моменты прохождения мгновенных значений напряжений У и У через нуль. Этими иипулысами устанавливаются в единичное состояние триггеры 15. Сигнал напряжения У с усилителя-опраничителя 4 возвращает сработавшие триггеры в нулевое состояние (диаграмма 24 на фиг. 2). Последний из сработавших триггеров заносит в блок запоминающих регистров число, пропорциональное его весу. Одновременно калиброванный фазовращатель 2 сдвигает по фазе напряжение С в сторону уменьшения разностного фазового сдвига на величину, соответствующую коду, занесенному в блок 17 запоминающих регистров. Вместе с этим в блоке 18 цифровой индикации индицируется соответствующая цифра старшего разряда. Затем блок 5 управления закрывает ключ 12 и открывает ключ 12, При этом осуществляется оценщика следующего разряда значения Напряжение У через ключ 12, поступает на фазосдвигающую цепочку 8 с девятью отводамн, на выходе каждого из которых оно сдвигается по фазе на 10 (диаграммы 25 - 29 на фиг. 2). Последующая работа преобразователя происходит аналогично, как и при оценке старшего разряда. Таким образом осуществляется оценка нескольких старших разрядов величины р,.Если при оценке какого-нибудь разряда произошла перекомпенсация фазового сдвига, срабатывает блок 1 поправок и через блок 5 управления изменяет состояние калиброванного фазовращателя в сторону уменьшения разностного фазового сдвига, а также состояния блока 17 запоминающих регистров и блока 18 цифровой индикации. Блок поправок может быть реализован на основе триггера с раздельным запуском.Оценка младшего разряда происходит следующим образом, Блок управления устанавливает переключатель 3 во второе положение и открывает дополнительные ключи 13, При этом напряжение У сдвинутое по фазе относительно напряжения У, на величину оцениваемого значения младшего разряда ср поступает на дополнительную фазосдвигающую 4цепочку б с девятью отводами. С каждого из этих отводов снимается напряжение У сдвинутое по фазе на угол Й бр, где А= 1, 29 - номер отвода фазосдвигающей цепи.5 Например, при оценке претьего младшего разряда величина бгр,=9. Сигналы с этих отводов через ноииусные формирователи 11 поступают на один из входов соответствующих схем 1 б совпадений, на вторые входы которых 10 через ключи 13, формирователи 10 импульсови схемы 14 сборки подаются сигналы с отводов фазосдвитающей цепочки 9. В момент совпадения этих импульсов срабатывает соответствующая схема совпадения и заносит в 15 блок 17 запоминающих регистров число, пропорциональное свесу этой схемы совпадения. Для четкой работы устройства длительность импульсов, поступающих на схемы совпадения, должна выбираться равной требуе мой дискретности измерения.На оценку каждого разряда величины р,требуется один период исследуемого сигнала, Следовательно, преобразователь обеспечиваег высокое быстродействие при высокой точно сти измерения р,.Предмет изобретенияЛналого-цифровой преобразователь разности фаз, содержащий блок поправок, связан ный с блоком управления, калиброванныйфазовращатель, соединенный через переключатель и усилитель-ограничитель с одними входами триггеров, другие входы которых подключены к выходам соответствующих форми рователей, а выходы триггеров соединены спервыми входами блока запоминающих регистров а также ключи по числу оцениваемых3старших разрядов измеряемои величины и фазосдвигающие ячейки с отводами, связан ные через схемы сборки с формирователями,отличающийся тем, что, с целью расширения рабочего диапазона частот, он снабжен дополнительной фазосдвигающей цепочкой с отводами, нониуоными формирователями, до полнительными ключами и схемами совпадения, причем выход калиброванного фазовращателя через переключатель соединен с входом дополнительной фазосдвигающей цепочки, отводы которой через нониусные форми рователи и схемы совпадения подключены ксоответствующим входам блока запоминающих регистров, вторые входы схем совпадения через дополнительные ключи соединены с выходами соответствующих формирователей./32 20 2/ 22 27 Фиг,2 Составитель Н. Герасимова Редактор Т. Иванова Техред Т, Курилко Корректор Л. Царькова Типография, пр. Сапунова, 2 Заказ 1200/5 Изд.299 Тираж 780 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж, Раугиская наб., д. 4/5