Устройство для сравнения нескольких чисел

О П И С А Н И Е 328450ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Респтблик19316 Зависимое от авт. свидетельс аявлено 06,11.1970 ( (1402241/18-24) присоединением заявкиМ. Кл. 6 06 7/00 ПриоритетОпубликовано Комитет по левамобретений и открытийри Совете МинистровСССР 11.1972. Бюлл УДК 681.322.056(088.8) ень .Й 6 .111,1972 Дата опубликования описан авторзобретепия Полисск 1 иститутНаучно-исследовательский и опытно-конструкторс автоматизации черной металлургии 3 аььвител ТРОЙСТВ СРАВНЕНИЯ НЕСКОЛЬКИХ ЧИС Изобретение относится к области цифровой вычислительной техники и может быть использовано в системах контроля исправности и анализа долговечности сложных систем.Известно устройство для сравнения несколь ких чисел по авт. св,193160. Одцаковэтом устройстве отсутствует возможность одновременного гьахождеция наибольшего и наименьшего из анализируемых чисел.Предлагаемое устройство отличается от пз иестиых тем, что оцо снабжено общим для всего устройства триггером, а для каждого регистра пятью схемами Запрет, триггером и схемой И, причем прямой выход каждого регистра подключен к разрешающему входу 15 второй схемы Запрег и входу триггера, устацавливающеьяу его в состояние единицы, а инверсный выход каждого регистра подключен к разрешающему входу первой схемы Запрет, к запрещающему входу которой 20 подключен прямой выход триггера, инверсный выход которого соединен со вторым входом схемы И, первый вход которой гьодключен и выходу общего для всего устройства триггера, соединенного с выходом двухвходовой схемы 25 И, выходы схем И каждого регистра подключены к запрещающим входам вторых схем Запрет, выходы которых соединены с запрещающими входами третьих схем Запрет и со входами первой гг-входовой схемы ИЛИ, 30 к выходу которои подключен первыи вход двухвходовой схемы И и разрешающие вхо. ды упомянутых третьих схем Запрет каждодого регистра, выходы первых схем Запрет каждого регистра соединены с запрещающими входами четвертых схем Запрет и со входами второй гг-входовой схемы ИЛИ, к выоду которой подключен второй вход двухвходовой схемы И и разрешающие входы упомяиутых четвертых схем Запрет каждогэ регистра, а выходы третьих и четвертых схем Запрет соединены с цепями сброса регистра.Это позволяет одновременно получить наибольшее и наименьшее из тг сравььиваемых чисел, оно не требует двойцого количества оборудования для этого, а время сравнения остается таким же, как и в известных устройствах при нахождении одного из экстремальных чисел.На чертеже дана схема устройства, В ней А, В, , Лг - кольцевые сдвигающие регистры; ИЛИь ИЛИ - тг - входовые схемы ИЛИ общие для всего устройства; ИЛИ ИЛИв ИЛ 1 Л - двухвходовые схемы ИЛИ каждого регистра; И - общая для всего устройства схема И; ИА, Ив, .", Ич - схемы И каждого регистра; Згл, Зтв, , Згх, Зал, Зев, , 32 м, Ззл, Ззв , Ззх, Зы, Зв, , З.у, Ззв, , Ззх - соответственно первые, вторыс, третьи, четвертые и50 55 60 б 5 3Запрет каждого реп 1 стра; Т - общий для всего устройства триггер; Т,5, Т 1;, , Т.;. - управляющие триггеры, относящиеся соответственно к регистрам А, В, , М.Сущность сравнения заключается в следующем. Процесс сравнения рассматривается состоящим из двух этапов. На первом этапе производится последовательный поразрядный анализ всех чисел, начиная со старшего разряда, с целью определения первого же неравенства в рассматриваемом разряде. Анализ па этом этапе ведется по признаку равенства (совпадения) исследуемых разрядов. Первын этап заканчивается в момент неравенства исследуемых разрядов разделением массива всех чисел на две группы, Числа в одной группе имеют в данном разряде единицу, в другой - нуль. В первой группе находится наибольшее число, а во второй наименьшее.На втором этапе одновременно в каждой из групп продолжается последовательный поразрядный анализ сравниваемых чисел. Те числа первой группы (в ней находится наибольшее число), у которых в очередном рассматриваемом разряде, начиная со следующего после того, в котором обнаружено неравенство, оказывается нуль, исключаются путем стирания из последу 1 ощего рассмотрения. Аналогично исключаются из рассмотрения и числа второй группы, у которых в рассматриваемом разряде оказалась единица. В результате после исследования всех разрядов получим наибольшее и наименьшее числа.Устройство работает следующим образом. Прп подаче импульса сдвига на клемму а числа в рсгистрах сдвига А, В, , У сдвигаются на одну позицию в сторону старших разрядов,При этом прямой и инверсный сигналы с выхода триггера старшего разряда каждого регистра поступают на разрешающие входы соответственно схем ЗгА, Згл, " Зг и 31,ь 3111, , 31-. В то жс время при подаче импульса сдвига триггеры Т Тл, , Т; устанавлипзпотся в нулевое состояние, при котором на левом выходе каждого триггера сигнал отсутствует, и поэтому нет сигналов на запрещающих входах схем 31 л, 31 в, , 31 и. Также нет сигналов на запрещающих входах схем Згл, Згв, ", Згк, поскольку триггер Т находится в нулевом состоянии и с его выхода на схемы И,5, Ив, , И;, а, СЛЕдОВатЕЛЬНО, На Запрещающие входы схем Згл, Згв, , Зги сигнал не поступает.Поэтому прямой и инверсный сигналы с выхода триггера старшего разряда каждого регистра поступает на входы схем ИЛИ 1 и .ИЛИг. Сигнал на выходе схемы И, устанавливающий триггер Т в состояние единицы, возникает в том случае, если в сравниваемом разряде обнаруживается неравенство. В дальнейшем это состояние триггера Т сохраняется до окончания процесса сравнения, и на перВый входах всех схем И,5, Ил, , И будут сигналы. 10 15 20 25 30 35 40 45 Едини 1 ныс сигналь с ВыходОВ т 1 эиггеров с 1 аршсго разряда ре 1 ис 1 ров, у которых в этом разр 51 дс за 111 сапа сдипица, ус Гапавз 1 ива 101 соответствующие им триггеры из Т,5, Т, , Т 1 в состояние единицы, а сигнал с выхода триггера Т, поступая на запрещающие входы схем Зз,1, Ззв, , Ззх, препятствует прохождени 1 о сигнала сдвига для установки этих триггеров, в нулевое сосгояние, благодаря чему эти триггеры до окончания процесса сравнения будут находиться в состоянии единицы. Вследствие этого на запрещающих входах схем Зи, 311 ь , 31,., а также на вторых входах схем Игл, Иг 11, , Иг и, следовательно, на запрещающих входах схем 31,5, 31 В, .", 31, появятся сигналы, в результате чего на схему ИЛИ 1 теперь будут проходить сигналы только от регистров, в которых записаны числа первой группы, а на схему ИЛИг - сигналы от регистров с числами второй группы, и в дальнейшем схемы ИЛИ 1 и ИЛИг будут уже выполнять новые функции индикаторов соответственно на нуль содержимого данного разряда всех чисел первой группы и на единицу - второй группы.Первый этап сравнения на этом окончен. Массив всех чисел разделен на две группы. В первой содержится наибольшее число, во второй - наименьшее, В схеме устройства произошли соответствующие переключения элементов, в результате чего схема подготовлена для последующего сравнения.Работа устройства на втором этапе сравнения происходит следующим образом.После окончания первого этапа очередным импульсом сдвига числа в регистрах А, В, ., Л сдв 11 га 1 отся на одну позицию. При этом в каждой из групп чисел возможны такие варианты:1, В рассматриваемом разряде всех чисел данной группы записаны нули.2. В рассматриваемом разряде всех чисел даш 1 ой группы записаны единицы.3. В рассматриваемом разряде в одних числах данной г 1 эуппь 1 записаны пули, вдругих - единицы. Пусть, например, для чисел первой группы имеет место вариант 1. При этом на прямых Выходах триггеров старшего разряда регистров чисел первой группы нет сигналов. Следовательно, нет сигналов на входе, а значит, и на выходе ИЛИ, и на разрешающих входах соответствующих схем из Ззл, Ззв, , Ззх.Поэтому сигнал сброса на эти регистры не поступит и числа первой группы будут сохранены.Если для чисел первой группы имеет место вариант 2, то сигналы на входах ИЛИ 1 появятся, и появится сигнал на выходе ИЛИ 1 и разрешающем входе соответствующих схем из Ззл, Ззв, , Ззж. Однако на запрещающем входе эгих схем также будет сигнал (вариант 2 предусматривает наличие единиц В данном разряде), и поэтому сигнал сброса паэти регистры и в этом случае также не поступит.В варианте 3 для чисел первой группы на разрешающем входе соответствующих схем из 3;5, Ззв, "., Зз СИГНаЛ таК жЕ, КаК И В ПрЕ- дыдущем случае будет, однако на запрещающих входах некоторых из этих схем, относящихся к регистрам чисел первой группы, у которых в да 1 шом разряде записан нуль, сигнала не будет. Следовательно, на этн регистры поступит сигнал сброса и сотрет их содержимое. В результате по окончании процесса сравнения в одном (или нескольких) регистрах первой группы останется наибольшее число.Работа схемы в тех ке трех случаях для чисел второй группы происходит аналогично описанной. Поскольку разрешающие входы схем 32.-ь Згв, "., З; подключены к инверсным выходам триггеров старшего разряда регистров чисел второй группы, в случае несовпадения чисел в рассматриваемом разряде, стираться будут те, у которых в этом разряде записана единица. В результате по окончании процесса сравнения в одном (илн нескольких) регистрах чисел второй группы останется наименьшее число.Предмет изобретенияУстроСтво для сравнения нескольких чисел по ант. св. ЬЪ 19860, Отлтиюцеес 5 тем, что,с целью расшире 1 ня ф нкциональных возможОс с. Оно содсрж 111 на кс 1 ж ты 1 1 сг 1 стр пять схем 31:рси,15 ав,1511 ощн 1 р 11 Ср и схе 1 у И, а также триггер, схему И и две схемы 5 ИЛИ, общие для всего устройства, причемпря 51 ыс н и;всрсные выходы каждого ре 1 нстра соединены с разрешающими входамн первых и вторых схем запрета соответственно, выходы которых соединены с запрещающими 10 входа.;н трстых н етвертых схем запрета исо входами первой и второй и-разрядных схем ИЛИ, общих для всего устройства, выходы которых соединены с разрешающими входам;рстьнх н четвертых схем запрета всех реги стров соответственно и через схему И, общую для всего устройства, соединены с установочным входом триггера, общего для всего устройства, запрещающие входы первых схем запрета соединены с выходамн схем И, пер вые входы которых соединены с инверснымивыходами управляющих триггеров, прямые выоды которы., соединены с запрещаюцимн входами вторых схем запрета, а установочные входы соединены с выходами пятых схем за прета, запрещающие входы которых соединены со вторыми входами схем И н с выходом триггера, общего для всего устройства, выходы третьих и четвертых схем запрета сое.дпены с цепями сороса соотвсгствуощ 11 х рс гнстров.328450 орректор О. Волкова актер Е, Гончар Заказ 655 ЦНИИПИ Составитель,т 1. Лршавский Те.:ред 3. Тараненко Изд, М 267 Тираж 44итета по дела:и изобретеппй и открьпий лри С Москва, Ж-З 5, Раушская паб., д. 45 ппогрпфип, ир. Сапупова Подписноете Министров СССР