Обучаемый классификатор

Союз Соввтскик Социалистических Республик:Зависимое от авт. свидетельства326217,118 л, 42 птз, 11/00 Заявлено 28 17.196 присоединением заявки11 0 ПК 6 Комитет по делан изобретений и открытий при Совете Министров СССР. Полонников лВ;"Д ., . витель БУЧАЕМЫЙ КЛАССИФИКА прощение в и повысного ую- наОК; пабучаемой ема деОМ); кгума воичныи п-мернь мерный двоичный ко указание при обучен- п Обучаемый классификатор (ОК) относитсяк области конструирования адаптивных и диагностических устройств автоматики и технической кибернетики,Известен обучаемый классификагор, содержащий матрицу адаптивных элементов, выполненных на трансфлюксорах, детектормаксимума и схему индикации.Двоичный обучаемый классификатор представляет линейное устройство, решающаяфункция которого Лг(х) ) й (х) г й 1/-го признака ( = 1,2 п).ОК имеет два режима работы: режим обучения, в течение которого в каждой строкеформируется вектор весовых коэффициентов6,; режим классификации, когда предьявленный к опознаванию двоичный п-мерный вектор Х умножается на векторы весовых коэффициентов 6, =1,2,т,Опознаваемый вектор Х относится к г-муклассу, если г-ая строка ОК имеет наибольшеесуммарное значение выходного сигнала Рг,Целью изобретения являетсяразличения фазы выходных каналошенпе чувствительности устройства.Для этого предлагаемый класспфикат5 держит в каждом канале схему импулсмещения, а также т каналов из интегрщих цепочек и усилителей постоянногола с глубокой обратной связью.На фиг. 1 изображена блок-сема10 фпг. 2 - принципиальная схема оматрицы; на фиг. 3 - электрическая стектора максимума.ОК содержит обучаемую ма грпцублок питания (БП), детектор макс15 (ДМ), где ОМ содержит адаптивный элемент (АЗ), се 20 му смещения г - г, и ключи, управляемые режимом работы ОК - Т, и ПОбучаемая матрица классификатора, имеющая размерность тХп, где пг - число решений, принимаемых ОК, а п - число признаков,25 по которым принимается решение, выполненана девяти отверстных трансфлюксора.Обмотки адаптивныэлементов в столбцахи строках матрицы включены последовательнои образуют одновптковые шины. Обмотки30 адаптации Иподхгагнпчпвания Ки выход 285353.,-3ные обмотки В, алеыейтов образуют горизонтальные шины. Обмотки смещения У и считывания К,образуют вертикальные шины, Цепь считывания образована последовательно включенными обмотками считывания У, столбцов матрицы и обмоткой в схемах импульсного смещения гг - 1 строк матрицы. В режиме обучения двоичньгй код (х,х 1 поступает на реле Р, - Р, контакты которых (К 1 - Крп) включены в цепях смещения РГ,М столбцом матрицы трансфлюксоров. Ток смещения включается тумблером Т, Одновременно переключатель П, выбирает одну из т строк обучаемой матрицы, в которой необходимо изменить весовые коэффициенгы дг т. е, на строфику подается ток адаптации У,.В режиме классификации (тумблер Т, выключен) в зависимости от значений х,.х (+ 1 илн - 1) на вход адаптивного элемента поступает ток считывания ( = 30 гггг соответственно с фазой, равной 0 или 180.Последовательное включение выходных обмоток Р, адаптивных элементов в строках ОМ обеспечивает алгебраическое суммирование сигналов, считываемых с этих элементов, Суммарные импульсные сигналы в выходных обмотках строк обучаемой матрицы могут иметь различные фазы, что вызывает большие трудности при определении максимального сигнала. Схемы импульсного смещения гг - 1 по каждой из строк матрицы обеспечивают постоянство фаз суммарных сигналов, считываемых в выходные обмотки матрицы, Вольт-секундная площадь импульсных сигналов смещения должна быть не меньше максимально возможной вольт-секундной площади суммарных импульсных сигналов.Детектор максимума (см. фиг. 3) имеет т идентичных каналов, связанных между собой отрицательной обратной связью. На входы детектора максимума с выходных обмоток строк обучаемой матрицы поступают двухполярные импульсы напряжения, считываемые с адаптивных элементов, содержащихся в строках обучаемой матрицы. С помощью диодов и интегрирующих КС-цепочек, включенных на входах каналов детектора максимума, производится детектирование и интегрирование импульсных сигналов и определяется цх среднее значение, Каналы детектора максимума представляют собой трехкаскадцые усилители напряжения. Первые и третьи каскады усилителей собраны на транзисторах типа р - п - р, а вторые каскады на п - р - и. Особенностью построения схемы детектора максимума является включение в цепи эмиттеров транзисторов общих сопротивлений, обеспечивающих 5 отрицательную обратную связь между каналами детектора максимума на уровне каждого каскада усилителей напряжения, При поступлении на входы детектора мак:имума импульсных сигналов с выходов обучаемой матрицы 10 за счет отрицательных обратных связей между первыми двумя каскадами усилителей напряжения происходит обострение максимума в распределении средних значений импульс.ных сигналов, На уровне третьих каскадов 15 усилителей происходит выделение сигнала,имеющего максимальное среднее значение, вследствие чего загорается сигнальная лампочка в канале детектора максимума, ца входе которого имеется максимальный сигнал.20 Загорание сигнальной лампочки свидетельствует об отнесении предъявленного вектора Х к классу, соответствующему номеру данного ,канала, Разрешагощая опособцость детектора максимума составляет 10 - 12 лгв в диапазо.неО - 4 в.Предмет изобретения1. Обучаемый классификатор, состоящий цзматрицы адаптивных элементов, детектора максимума и схемы индикации, отличпгогчггйся тем, что, с целью упрощения различения фазы выходных сигналов, в каждом цз каналов по каждой строке матрицы адаптивных элементов, выполненных на девятцотверстцых трансфлюксорах, содепжится схема импульсного смещения, выполненная ца ферритовых кольцах с прямоугольной петлей гпстерезцса, 40 причем обмотки колец включены в общуюцепь с выходными обмотками и обмотками считывания трансфлюксоров.2. Обучаемый классификатор,по п. 1, отличагогиийся тем, что, с целью повышения 4 чувствительности, детектор максимума содержит т идентичных каналовкаждый пз которых сосгавлен цз последовательно соединенных интегрирующих КС-цепочек и трехкаскадного усилителя постоянного на,пряжения, выполненного на двух триодах типа р - и - р и одном типа п - р - и,;причем эмиттерная цепь триода каждото усилительного каскада включена на общий для т каналов резистор.. Старостина Текред Т. П. Курилко Корректор В. И. Жолудева едактор ипограф р. Сапунова 1Заказ 3878/6 Тираж 480ЦНИИПИ Комитета по делам изобретений и открытий приМосква, Ж, Раушская наб., д. 4 Подписпое те Министров СССР