Разностное счетное устройство

26807 Союз Соеетских Социалистических Республикависимое от авт. свидетельства Ъз 69 (ЛЪ 1313123/18-24) л. 42 п 1 з, 7/00 аявлецо 14,11 рцсоедцнением заявки Лз ПриоритетОпубликовано МПК Н 031 с 23/О Комитет по делам зобретеиий и открцти при Соеете Мииистрое СССР2.Ч,1970, Бюллетень М 13 ДК 681.3.055 (088,8) та опубликования описания 31 Л 11,197 Авторыизобретения, ф, Королев и А. П, Утехин явител АЗНОСТНОЕ СЧЕТНОЕ УСТРОЙСТВО Предлагаемоестроиство может оыть использовано в радиотехнических установках, в частности в ядерно-физической аппаратуре различного назначения, в том числе и полевых портативных приборах, где ставится задача регистрации разности в числе импульсов, проходящих в течение двух или нескольких последовательных отрезков времени (например, автоматическое вычитание фоновой радиации, выполнение анализатора для рентгенорадиометрического анализа и т. д.). Аналогичные задачи возникают часто и при предварительной обработке накопленной информации. Известны разцостцые счетные устройства на четырех симметричных триггерах с перекрестной связью, разделенных ключевыми каскадами, которые управляют режимами суммирования и вычитания, а введением обратной связи. Вывод данных о числе накопленных импульсов обеспечивается с помощью привода на люмннесцентный знаковый индикатор,Так как в большинстве случаев объем памяти счетных схем составляет не менее 10 импульсов, основными недостатками известнь.х устройств является сложность (по числу используемых элементов) и значительная потребляемая мощность, что практически исключает применение их в портативной аппаратуре. Данное устройство для упрощения схемыразностцого счета двух цли нескольких последовательностей импульсов, поступающих ца один и тот же вход схемы памяти, упроще цця вывода информации ц сокрагцеция потребляемой мощности содержцт переключатель разрядов, входы которого соединены с программным переключателем и выходом цндццированного декадного счетчика, а выходы - 10 со схемой пропускания, ключом связи междувходом устройства и декадными счетчиками схемы памяти, а также с ключами сВязи мент" ду декадными счетчиками. Схема знака разности подключена к выходу схемы памяти и 15 ключам связи между декаднымц счетчикамисхемы памяти, а также к схеме пропусканця управляющих импульсов и к программному переключателю, связанному с ключами блока преобразования.20 Блок-схема устройства изображена на чертеже.Устройство состоит нз двух фнкциональныхчастей - блока преобразования и регистрирующей схемы памяти. Блок преобразования 25 включает в себя буферный декадный счетчик1, индицировацный декадный счетчик 2, управляющий симметричный триггер 3 с раздельным запуском, переключатель разрядов 4, представляющий собой пересчетную схему, З 0 программный переключатель 5. Ключи 6 - 9 исимметричный триггер 10 с раздельным запуском образуют ключевую схему связи. Симметричный триггер 11 с цесколькимц входами и ключ 12 составляют пропускатель управля 1 сщих импульсов, аналогичный пропускателям 13 - 16. Пропускатель 16, ключ 17 и симметричный триггер 18 с раздельным запуском образуют схему знака разности. Регистрирующая счетная схема состоит из 1 г последовательно включенных декадных счетчиков 19 - 21. Ключи 2 - 24 и импульсный согласующий усилитель 25 составляют каскад связи между первым десятичным счетчиком и входом усгройства, Лналогичные каскады связи 26 - 28 соединяют соответствующие десятичные счстчики.На вход А устройства подают две последовательности импульсов У, = пг аа и Уг = ог 1 Ьгаг, при регистрации которых должна быть получена их разность Л 1 - Л. где а,бт,а 11611 гг 1 - значения разрядов данных последовательностей импульсов, Для простоты рассмотрим процесс (порядок операций) получения разности двух последовательностей импульсов У; = а( 10 и У 2 = а ( 10 при их регистрации счетной схемой памяти, состоящей из одного декадного счетчика, Логут быть два варианта очерсдцости поступления на вход схемы памяти числа импульсов Уг ) У 2 и Л 1 ( У 2,Вариант У)У 2,После регистрации числа импульсов У 1=а состояние декадного счетчика схемы памяти преобразуется сначала в результате добавления единицы в (а+1), а затем путем вь 11 итания из десяти в состояние 10 - (а+1). 111 слс импульсов У 2=а суммируется с преобразованным состоянием 10 - (а+1). По окончании регистрации Л 2 декадный счетчик схемы памяти оказывается в состоянии 10 - (а + 1) + а 1, которое путем добавления единицы и последующего вычитания из десяти преобразуется и состояние, соответствующее разнссти двух 1 сследовательностей импульсов.В случае многозначных последовательностей импульсов число декадных счетчиков счетной схемы выбирают из условия У,( 10, где гг - число декадных счетчиков, После регистрации У, операции а+ 1 и 10 - (а+ 1) происходят в каждом разряде числа без переноса единицы в соседний старший разряд.Вариант Уг(У,Операции после регистрации У 2 те же, что и при варианте У 1)У 2, После регистрации Л 2 как при одноразрядном, так и при многоразрядном числах проводится лишь операция добавления единицы в младший разряд с последующим переносом импульса наполнения разрядов в соседний старший разряд,Операция а проводится в момент прихода импульсов, при этом все декадные счет-яки включены последовательно.Операция а+ 1.К моменту начала преобразования процускатель, образованный из триггера 11 и клю 5 10 15 20 25 30 35 40 45 50 55 60 65 ча 12, и аналог 1 лпые ему пропускатели 13 - - 15 закрыты, а пропускатель 16 схемы знака разности открыт. Программный переключатель 5 устанавливает ключ б закрытым, а ключ 7 и 8 - открытыми. Переключатель разрядов 4 находится в попскении, при котором подключен декадць 1 й счетчик 2( схемы памяти.Лобавлецие единицы во все разряды происходит по скончании регистрации последовательности импульсов (срабатывание таймера). В этот момент последовательные связи между декадными счетчиками схемы памяти разорваны вследствие запирания внешним сигналом стоп ключа 23 входного каскада связи и аналогичных ему в каскадах связи 26 - 28.Одновременно с приходом сигнала стоп внешний импульс пуск преобразования подготавливает триггер 18 к приему импульса частотой /2 и через ключ 17 открывает пропускатсль 15. С приходом импульса частотой 2 триггер 18 через пропускатсль 16 добавляет единицу во все разряды счетной схемы через согласующий усилитель 25 входного каскада связи и аналогичных ему усилителей каскадов связи 26 и 27,Операция 10 - (а-1) .Одновременно с приходом импульса частотой 12 управляющий триггер 8 подготавливается к приему импульса цикла преобразования состояния разряда схемы памяти, пропускатель 14 открывается, и импульсы частогой )1 дополняют до десяти ицдицировацный декадный счетчик 2, выходной импульс которого закрывает пропускатель 14 и перебрасывает управляющий триггер, Импульсом по. следнего триггер 11 перебрасывается в положение, при котором ключ 12 открывается, Пропускатель 13, в котором происходят аналогичные преобразовация, также открывается. Таким образом, импульсы частотой 11 поступают одновременно на декадные счетчики 1 и 21. После прихода в декадный счетчик 21 старшего разряда схемы памяти числа импульсов 10 - (а+ 1) оц заполняется лс десяти и выдает импульс, который открывает пропускатель 14 и через ключ 8 перебрасывает триггер 11, закрывающий ключ 12, что обеспечивает поступление импульсов частотой в декадные счетчики 1 и 2.При заполнении буферного декадного счетчика 1 до десяти его выходной импульс перебрасывает триггер 11 в положение, прц котором открывается ключ 12, закрывает пропуска- тель 13 и подготавливает к приему выходного импульса индицированного декадного счетчика 2 триггер 10. С приходом импульса со счетчика 1 счетчик 2 регистрирует (а+1) импульсов. В этот момент счетчик 21 схемы памяти готов к приему импульсов дополнения с частотой ),. После заполнения счетчика 2 до десяти счетчик 21 регистрирует 10 в (а+1) импульсов, Импульсом счетчика 2 перебрасывается триггер 10, который в свою очередь перебрасывает триггер 11, закрывая ключ 12.Одновременно закрывается пропускатель 14,а переключатель 4 подключает декадный счетчик схемы памяти разряда и - 1.Время Т преобразования схемы памяти вы 30 лбирают из условия Т) , где и - числоЛдекадных счетчиков. С приходом следующегоимпульса частотой ,( преобразуется соЛзостояние декадного счетчика следующего разряда счетной схемы и т. д. После преобразования младшего разряда выходным импульсомпереключателя разрядов пропускатель 15 за.крывается. Счетная схема готова к регистрации последовательности импульсов Лг Переключатель разрядов находится в положении,при котором подключен старший разряд.Операция +1 в младший разряд,После заполнения счетной схемы при регистрации последовательности импульсов Ж. выходной импульс декадного счетчика 21 старшего разряда через ключевой каскад 28 закрывает пропускатель 1 б и ключ 17, а ключ22 открывается. По окончании регистрацииимпульсов У. (срабатывание таймера) наданное устройство подаются импульс пускпреобразования и сигнал стоп. Импульспуск преобразования опережает сигналстоп на время, достаточное для переносаединицы во всех разрядах схемы памяти. Импульс пуск преобразования через ключ 22добавляет к состоянию счетной схемы единицу, Состояние декадных счетчиков схемы памяти не изменяется, так как ключ 17 закрыт,и пропускатель 15 становится неуправляемым,Режим вывода информации из схемы памяти определяется положением программногопереключателя 5, при котором ключи 7 и 8закрыты, ключи б и 9 открыты и пропускатель1 б закрыт. Состояние остальных узлов устройства аналогично режиму преобразования 4 опосле регистрации последовательности импульсов Уь Опрос декадных счетчиков начинается со старшего разряда схемы памяти(срабатывание таймера) после получения разности или зарегистрированной последовательности импульсов. В этом случае программныйпереключатель 5 блокирует схему преобразования.С подачей разового импульса опроса пропускатель 15 открывает пропускатель 14 и подготавливает к приему импульса цикла управляющий триггер 3. Импульсы частотой 1, через пропускатель наполняют индицированныйдекадный счетчик 2, и он сбрасывается в нуль. Выходной импульс с него закрывает пропуска- тель 14 и перебрасывает триггер 3, Выходной импульс управляющего триггера перебрасывает триггер 11, открывает ключ 12 ц пропуска- тель 13. Таким образом, на входы опрашиваемого разряда и буферного декадного счетчика 1 поступают импульсы частотой 1 г, Пусть опрашиваемый декадный счетчик 21 находится в состоянии т. С регистрацией им числа импульсов 10 - т его выходной импульс открывает пропускатель 14. В этот момент счетчик 1 регистрирует 10 - т импульсов, а счетчики 2 и 21 находятся в состоянии нуль. Д;гя дополнения счетчика 1 до десяти на его вход, а, следовательно, и на счетчики 2 и 21 должно поступить т импульсов. По заполнении счетчика 1 его выходной импульс перебрасывает триггер 11, закрывает ключ 12 и пропускатели 13 - 15 и одновременно подключает следующий разряд за счет автоматического перехода в новое состояние переключателя разрядов 4. С приходом следующего импульса опроса начинается аналогичный процесс вывода информации,Вывод информации проходит без разрушения памяти счетной схемы. Возможна индикация номера опрашиваемого разряда с помощью переключателя 4.Предмет изобретенияРазностное счетное устройство, содержащее схему памяти из и последовательно включенных через ключи декадных счетчиков и блок преобразования, выполненный из буферного и индицированного декадных счетчиков, триггеров, ключей, схем пропускания, схемы знака разности и программного переключателя, отличаюгггееся тем, что, с целью обеспечения возможности работы по одному счетному входу, упрощения как разностного устройства, так и схемы вывода информации, уменьшения потребляемой мощности, оно содержит переключатель разрядов, соединенный входами с программным переключателем и с выходом индицированного декадного счетчика, а выходами - со схемой пропускания, ключом связи между входом устройства ц декадными счетчиками схемы памяти, а также с ключами связи между декадными счетчиками; схема знака разности подключена к выходу схемы памяти и ключам связи между декадными счетчиками схемы памяти, а также к схеме пропускания управляющих импульсов и к программному переключателю, связанному с ключами блока преобразования./7 сл лрераюодалел з 2134/16ИИПИ Комитета п Тираж 480 Подписное ам изобретений и открытий при Совете Министров СССР сква 7 К, Раушская наб., д. 4/5