Функциональный аналого-цифровой преобразователь

(51)5 Н 03 М 1 Е ИЗОБРЕ ПИ ля ис- авляю- ельных б ОСУДАРСТВЕННОЕ ПАТЕНТНОЕДОМСТВО СССРГОСПАТЕНТ СССР) АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Ленинградский электротехнический институт им. В,И.Ульянова (Ленина)(57) Изобретение предназначено для осуществления ввода аналоговой информации,при котором кодирование сопровождается Изобретение предназначено д пользования в приборостроении, упр щих и информационно-измерит системах,Целью изобретения является расширение области применения за счет большей информативности выходных функций.На фиг.1 представлена схема предлагаемого устройства; на фиг.2 - схема одного яруса конвейера; на фиг,З - схема логической схемы предлагаемого устройства.Предлагаемое устройство содержит счетчик 1, дешифратор 2, логическую схему 3, постоянное запоминающее устройство 4, сумматор-вычитатель 5, буферный регистр 6, масштабный усилитель 7, аналоговый конвейер 10, 11, 12, 131 Й, каждый ярус конвейера содержит компараторы 43, 44, конъюнктор 9, аналоговые инверторы 30,41, ключи 31, 32, цифровой инвертор 42, аналоговые сумматоры 45, 46, аналоговые сумматоры содержат резисторы с номиналом В ЗЗ,вычислением функции арксинуса и может найти применение в приборостроении, управляющих и информационно-измерительных системах. В устройстве решается задача расширения области применения за счет большей информативности выходных функций. Для этого в устройство, содержащее счетчик, дешифратор, сумматор, цифроаналоговый преобразователь, постоянное запоминающее устройство, буферный регистр и блок вычислений, введены логич ский блок, масштабирующий усилитель, акаждая счетная ячейка блока вычисленийвыполнена на цифровом инверторе, двуханалоговых сумматорах, двух ключах, двухкомпараторах, элементе И и двух аналоговых инверторах. 1 з,п. ф-лы, 3 ил,37, 35, 39, резисторы с номиналом 2 В 34, 36,. операционные усилители 40, 38, логическая схема содержит дизъюнктор 8, конъюнкторы 20, 212 И, вход начального установка (н.у.) соединен со входами сброса счетчика 1 и буферного регистра 6, вход синхронизации устройства С соединен со счетным вхо-Со дом счетчика 1 и входом строба записи (")уферного регистра 6, информационный вход устройства У соединен со входом масштабного усилителя 7, первый вход первого яруса конвейера заземлен, второй вход первого яруса конвейера соединен с аналоговым входом устройства Р, выходы первого яруса конвейера - блока 10 соединены совходами второго яруса конвейера- блока 11 аИ т,дВЫХОдЫ о 4 о 41 61,.ч Вщблоков 10, 11, 12, 131 М соединены со входом логической схемы 3, вход управления логической схемы 3 соединен с выход)м дешифратора 2, вход которого соединен с выходом счетчика 1 и выходом постоянногоход которого соединен со входом установкирежима сложение/вычитание сумматоравычитателя 5, значение агсзп(У/Р) снимает-ся с выхода сумматора-вычитателя 5. Устройство работает следующим образом, При поступлении аналогового входного сигнала конвейер вырабатывает значения оо, 1ф 1,(а - 1, фп) - 1 как результат 55 запоминающего устройства 4, выход постоянного запоминающего устройства 4 соединен со входом сумматора-вычитателя 5, со вторым входом которого соединен выход буферного регистра 6, вход которого соеди нен с выходом сумматора-вычитателя 5, который является выходом устройства, вход установки режима сложение/вычитание сумматора-вычитателя 5 соединен с выходом логической схемы 3, третий аналоговый 10 вход каждого яруса конвейера соединен с выходом масштабного усилителя 7, в каждом ярусе конвейера вход у соединен с компаратором 43, ключем 32, аналоговым инвертором 30, резистором 33, аналоговый 15 вход х 1 каждого яруса конвейера соединен с компаратором 44, ключем 31, аналоговым инверто 2 оом 41, резистором 35, аналоговый вход УК соединен со вторым входом компаратора 43, а второй вход компаратора 44 20 заземлен, выходы компараторов 43 и 44 соединены со входом конъюнктора 9, выход которого соединен с цифровым инвертором 42, входом управления ключа 32 и выходом яруса конвейера ф, выход цифрового ин вертора 42 соединен со входом управления ключа 31, выход аналогового инвертора 41 соединен со входом ключа 31, выход аналогового инвертора 30 соединен со входом ключа 32, выход ключа 31 соединен с рези стором 34, выход ключа 32 соединен с резистором 36, резисторы 33, 34 включены входными сопротивлениями операционного усилителя 38, а резистор 37 - сопротивление его обратной связи, что образует 35 аналоговый сумматор 45, резисторы 35, 36 - входные сопротивления .операционного усилителя 40, а резистор 39 - сопротивление его обратной связи, что образует аналоговый сумматор 46, выход у 1+1 соединен с 40 выходом аналогового сумматора 45 а выход х+1 соединен с выходом аналогового сумматора 46, усилители 38, 40 включены в инвертирующем режиме с заземленным неинвертирующим входом, входы конъюнк торов 20, 212 М соединены с выходами дешифратора 2 и выходами о, Фо ЬЬЬ - 1,п - 1, ярусов конвейера, выходы коньюнкторов 20, 212 й соединены со входами дизъюнктора 8, вы решения итерационного уравнения следующего вида:у+1=у -2 хчх+1= х+2 у3 Цп ф = 3 Цп(у 1-т К )э 9 пхСходимость итерационных уравнений вычисления функции арксинуса обеспечивается при двойных итерационных шагах, что требует повторения значений эталонных констант в постоянном запоминающем устройстве 4 и приводит к тому, что порядковый номер яруса конвейера отличается от номера д, вырабатываемого в данном ярусе, Таким образом ярусы конвейера пронумерованы О, 1, 2, ЗМ, а значения ф пронумерованы 0,0,1,1,в,в, В пределах каждого яруса конвейера реализация итерационных уравнений обеспечивается при помощи двух аналоговых сумматоров, вычисляющих значения у+1 и х+1 и логической схемы, обеспечивающей вычисления значений ф . Первый аналоговый сумматор предназначен для решения уравнения;у+1=у хРеализация данного уравнения требует коэффициента передачи по первому входу - 1, а по второму входу - 1/2, что обеспечивается выбором номинала резисторов 33, 37 - В, а резистора 34 - 28.Второй аналоговый сумматор решает уравнение:х+1=х 1+ 2 учто обеспечивается соответствующим выбором номиналов резисторов -35, 39 - Я, 36 - 2 В.Операция сложение/вычитание в аналоговых сумматорах обеспечивается подачей на второй вход первого аналогового .сумматора либо значения х, либо -х при помощи ключа 31 и аналогового инвертора 41. На втором аналоговом сумматоре выбор у или -у обеспечивается ключем 32 и аналоговым инвертором 30. Управление ключами 31, 32 обеспечивается выходным сигналом конъюнктора 9, формирующим выходные сигналы конвейера ф, В связи с тем, что в уравнение, решаемое первым аналоговым сумматором, ф входит со знаком минус, входной сигнал конъюнктора 9 поступает на вход управления ключем 31 после инвертирования инвертором 42,Вычисление значенийосуществляется путем вычисления 39 п(у-УК ) компаратором 43, значения з 9 п х - компаратором 44 и вычисления их произведения коньюнктором 9, Значение переменной ф в итерационных уравнениях, используемых для вычисления функции арксинуса, принимается +1, -1. Однако, на выходе конъюнктора 9знак ф кодируется О, 1, что можно рассматривать как закодированные значения истинное значение которых получается в результате переключения ключей 31, 32.Значения переменной , формируемой конвейером, представляют собой промежуточный этап в процессе формирования функции арксинуса. Окончательное значение искомого цифрового кода формируется в процессе композиции, выполняемой в цифровой части устройства в соответствии с уравнениями:О+1=0+ ф агс 1 ц 2Таким образом, после передачи входного напряжения У на вход масштабного усилителя 7, с выхода которого снимается значение УК используемое в качестве аргумента во всех ярусах конвейера, в конвейере формируется кортеж значений ,:а по этим значениям в цифровой части устройства формируется искомое значение функции арксинуса. На входы первого яруса конвейера при этом подаются начальные значения, представленные в аналоговой форме. Качальное значение уо равно нулю, а начальное значение хо - масштабный множитель Р,Выборка эталонных констант из постоянного запоминающего устройства 4 осуществляется путем адресации постоянного запоминающего устройства кодом счетчика 1. Этот же код счетчика управляет логической схемой 3, обеспечивающей выдачу через конъюнктор 2 и дизъюнктор 8 значений с номером, соответствующим номеру эталонной константы, считываемой из постоянного запоминающего устройства, Как уже отмечалось, в процессе вычисления используются двойные итерационные шаги, что требует дублирования эталонных констант в постоянном запоминающем устройстве. 4. Содержимое счетчика 1 изменяется по синхросигналам С, начальное значение счетчика 1 и буферного регистра 6 устанавливается сигналом начального установа (н,у.), Уравнение, решаемое в цифровой части устройства, - это уравнение накапливающего сумматора, который образован сумматором-вычитателем 5 и буферным регистром 6. Операции сложения в накапливающем сумматоре тактируются синхросигналом С, поступающим в качестве строба на буферный регистр 6, В буферном регистре 6 хранится текущее значение суммы, которое складывается с эталонной константой, выбираемой из постоянного запоминающего устройства 4, или эта константа вычитается из текущей суммы в зависимости от значения ф, поступающего на вход управления режимом сложение/вычитание из логической схемы 3, Формула изобретения 1. Функциональный аналого. цифровойпреобразователь, содержащий блок вычислений в виде последовательно соединенных счетных ячеек, счетчик, вход сброса которого является шиной начальной установки, счетный вход является тактирующей шиной и объединен с входом синхронизации буферного регистра, а выход соединен с вхо 10 дами дешифратора и постоянногозапоминающего устройства, выход которого соединен с первым информационным входом сумматора-вычитателя, второй информационный вход и выход которого сое 15 2025304045 50 55 динены соответственно с выходом и информационным входом буферного регистра, о т л и ч а ю щ и й с я тем, что, с целью расширения области применения за счет большей информативности выходных функций, в него введены масштабирующий усилитель и логический блок, а каждая счетнаяячейка выполнена на двух ключах, первом и втором аналоговых сумматорах, двух аналоговых инверторах, цифровом инверторе и на первом и втором компараторах, вы оды которых соединены с входами элемента И, выход которого соединен через цифровой инвертор с управляющим входом первого ключа и непосредственно - с управляющим входом второго ключа, первый вход первого ключа обьединен с первыми входами соответственно второго компаратора и второго аналогового сумматора, выходом первогоаналогового инвертора и является первым входом счетной ячейки, вторым входом которой являются первые входы соответственно первого компаратора, первогоаналогового сумматора и второго ключа ивход второго аналогового инвертора, выход которого и выход первого аналогового инвертора подключены к вторым входам соответственно второго и первого ключей,выходы которых соединены соответственнос вторыми входами соответственно второго и первого аналоговых сумматоров, выходы которых являются соответственно первым и вторым выходами счетной ячейки, третьим входом и дополнительным выходом которой являются соответственно второй вход первого компаратора и выход элемента И, второй вход второго компаратора и выход элемента И, второй вход второго компаратора является шиной нулевого потенциала, причем дополнительные выходы счетных ячеек подключены к соответствующим пер. вцм входам логического блока, вторОй вход и выход которого соединены соответственно с выходом дешифратора и с управляющим входом сумматора-вычитателя, выход которого является выходной шиной, третьи1809532 ку в Фит. Корректор Составитель А,ЛнисиТехред М.Морге нтал ври Заказ 1291 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям и 113035, Москва, Ж, Раушская наб 4/5 Т СССР оизводственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина,входы всех счетных ячеек, кроме первой, объединены и соединены с выходом масштабирующего усилителя, вход которого и первый и второй входы первой счетной ячейки являются соответствующими первой, второй и третьей входными шинами, а вход сброса буферного регистра соединен с шиной начальной установки,е-у 2, Преобразователь по и, 1, о т л и ч а ющ и й с я тем, что логический блок выполненв виде группы элементов И и элемента ИЛИ,выход которого является выходом блока,5 первыми входами которого являются первые входы элементов И группы, вторые входь 1 которых объединены и являются вторымвходом блока,