Устройство для распределения заданий между эвм

(39) 0 06 Е 9/46 ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ПИСАНИЕ ИЗОБРЕТЕНИ многомашинных выч Целью изобретения быстродействия, Устр ления заданий между счетчиков запросов, с группы блоков элеме два триггера, пять гр элемента И, два элем ментов ИЛИ, регистр ки, две группы тригг импульсов. В устрой параллельный прас Э ВМ. 1 ил. Н.Н. ШубиРЕДЕЛ ользован ежду ЭВ Устройство работает следующим образом. В исходном состоянии счетчики 1, 2 регистры 19, триггеры 7, 20, 21 находятся в нулевом состоянии, а триггеры 6 - в единичном состоянии. Состояние счетчика 1 соответствует числу заданий, находящихся в соответствующей ЭВМ системы. Для простоты изложения будем полагать, что все ЭВМ системы свободны, Первый блок элементов И 4 группы и первый элемент И 8 группы открыты единичным потенциалом, поданным с выхода первого триггера 6 группы.Поступающий на вход 26 устройства первый запрос записывается в регистр 19. Одновременно на запросный вход 27 поступает импульс, который установит триггер 21 в единичное состояние и через элемент ИЛИ 14 установит триггер 20 в единичное состояние, элемент И 22 откроется. С входа 25 тактовые импульсы будут поступать на вход счетчика 2, При поступлении первого 1Ф К АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СВ 1111163, кл. 6 06 Р 9/46, 1984Авторское свидетельство СМ 1045228, кл. 0 06 Г 9/46, 198(54) УстРОйСтВО ДЛЯ. РАН ИЯ ЗАДАНИЙ МЕЖДУ Э В М(57) Изобретение может быть идля распределения запросов Изобретение относится к вычислительной технике и может быть использовано для распределения запросов между ЭВМ многомашинных вычислительных систем.Целью изобретения является повышение быстродействия.На чертеже представлена структурная схема устройства,УСтройство содержит группу из й счетчиков 1 запросов, счетчик 2 импульсов, две группы блоков элементов И 3, 4, дешифратор 5, две группы из Гч триггеров 6, 7, три группы из й элементов И 8, 9, 10, группу из (Й - 1)-го элементов И 11, группу из (Й)-х. элементов И 12, элементы ИЛИ 13, 14, группу из Й элементов ИЛИ 15, фоомирователь импульсов 16, элементы задержки 17, 18, регистр 19, триггеры 20, 21, элементы И 22, 23,24. На чертеже также показаны тактовый вход 25, информационный вход 26, запросный вход 27, сигнальные входы 28,и информационные выходы 29 устройства,ислительных систем. является повышение ойство для распреде- ЭВМ содержит группу четчик импульсов, две нтов И, дешифратор, упп элементов И, три ента ИЛИ, группу эледва элемента задержеров, формирователь стае осуществляется мотр загрузки всехтактового импульса на счетчик 2 на первом выходе дешифратора 5 появится единичный потенциал, который откроет элемент И 23, на третий вход которого также поступает единичный потенциал с выхода триггера 21. Первый тактовый импульс, пройдя элемент задержки 18, поступит через элемент И 23 науправляющие входы блока элементов И 4 группы и на входы элементов И 8 группы, Пройдя открытый первый элемент И 8, импульс поступит на суммирующий вход счетчика 1, Одновременно из регистра 19 первоезадание поступит на первый выход 29 устройства. При поступлении второго тактового импульса сигнал со второго выхода дешифратора 5 откроет элемент И 24, и второй импульс, пройдя элемент задержки 18, открытый элемент. И 24, установит регистр 19, триггер 21 в нулевое состояние, а триггеры 6 - в единичное состояние, При поступлении третьего тактового импульса на третьем выходе дешифратора 5 появится единичный потенциал, открывающий первые элементы И 3 блоков, и инверсные значения старших разрядов счетчиков 1 поступают на входы элемента ИЛИ 15. Так как все старшие разряды счетчиков находятся в нулевом состоянии, то на соответствующем входе всех элементов ИЛИ 15 будут единичные потенциалы, и все элементы И 10 будет закрыты потенциалом, поданным с инверсного выхода элемента ИЛИ 15, в результате чего триггеры 6 останутся в единичном состоянии.При поступлении четвертого, как и последующих, тактового импульса на вход счетчика 2 на четвертом (очередном) выходе дешифратора 5 появится единичный сигнал, и инверсный код второго (очередного) старшего разряда каждого счетчика 1 поступит на вход соответствующего элемента ИЛИ 15.Если с инверсных выходов соответствующего разряда счетчиков 1 поступят только единичные сигналы, то элементы И 10 останутся закрытыми, так как на инверсных выходах элементов ИЛИ 15 будут нулевые потенциалы, и триггеры 6 останутся в единичном состоянии.Если с инверсных выходов соответствующего разряда счетчиков 1 поступят только нулевые сигналы, то элементы И 10 останутся закрытыми, так как закрыт элемент ИЛИ 13, и триггеры 6 не изменят своего состояния.Если с инверсных выходов соответствующего разряда счетчиков 1 на входы элементов ИЛИ 15 поступят единичные и нулевые потенциалы, то в этом случае открываются те элементы И 10, которые соответствуют нулевым потенциалам на входах элементов ИЛИ 15. Тактовый импульс с выхода элемента И 22, пройдя через элемент задержки 18 (время задержки которого дол жно быть нв менее времени переходныхпроцессов в счетчике 2, дешифраторе 5, эле- .ментах И 3 и ИЛИ 15) и открытые элементы И 10, установит соответствующие триггеры 6 в нулевое состояние, при этом соответст вующие блоки элементов И 3 закроются,исключая из дальнейшего анализа последу.ющие разряды счетчиков 1.Поступление тактовых импульсов черезэлемент И 22 будет происходить до тех пор, 15 пока не поступит (р 1+3) импульсов. При поступлении (р 1+3)-го импульса счетчик 2 устанавливается в нулевое состояние, формирователь 16 вырабатывает импульс, устанавливающий триггер 20 в нулевое со стояние, и элемент И 22 закрывается, В единичном состоянии останутся только тв триггеры 6, которые соответствуют минимальным значениям счетчиков 1, В этом случае будет открыт только тот блок элементов 25 И 4, который соответствует первому триггеру, находящемуся в состоянии "1".При поступлении очередного запросаустройство работает аналогично, с той разницей, что задание поступит на тот выход 29 30 устройства, который соответствует счетчику1 с минимальным значением, а при равенстве значений всчетчиках 1 - на первый из минимальных.При выполнении задания в ЭВМ на со-.35 ответствующий вход 28 устройства поступает сигнал, который устанавливает в единичные состояния соответствующий триггер 7 и через элемент ИЛИ 14 тритгер 20. Элемент И 22 открывается. Тактовые 40 импульсы поступают на вход счетчика 2. Попервому тактовому импульсу изменений в схеме не произойдет, так как триггер 21 находится в нулевом состоянии и элемент И 23 закрыт. По второму тактовому импульсу 45 триггер 21, регистр 19 подтверждают своенулевое состояние, триггеры 6 установятся в единичное состояние. а на вычитающий вход счетчика 1, соответствующего триггеру 7, находящемуся в единичном состоянии, с 50 выхода элемента И 24 через открытый элемент И 9 поступит импульс, по которому содержимое счетчика 1 уменьшится на единицу. По последующим тактовым импульсам проводится выбор менее загруженной 55 ЭВМ описанным выше способом.Формула изобретения Устройстводля распределения заданиймежду ЭВМ, содержащее группу из й (й - , число запросов) счетчиков запросов, счетчик импульсов. две группы из й блоков эле 1777138ментов И, дешифратор, первый триггер, две группы из й элементов И, первый элемент И, элемент ИЛИ, группу из й элементов ИЛИ, регистр и первый элемент задержки, причем тактовый вход устройства соединен с первым входом первого элемента И, выходы блоков элементов И первой группы являются группой информационных выходов устройства, 1-й сигнальный вход устройства (1 1, 2, , Й) соединен с 1-м входом первого элементаИЛИ, выход которого соединен с единичным входом первого триггера, единичный выход которого соединен с вторым входом первого элемента И, выход 1-го элемента И первой группы соединен с суммирующим входом 1-го счетчика запросов группы, группа инверсных выходов которого соединена с первой группой входов 1-го блока элементов И второй группы, вторая группа входов р-х элементов И всех блоков второй группы (р = 1, 2, , р 1, где р - разрядность счетчиков запросов) соединены с (р+2)-м выходом дешифратора, группа входов которого соединена с группой выходов счетчика импульсов, группа выходов 1-го блока элементов И второй группы соединена с группой входов 1-го элемента ИЛИ группы, инверсный выход которого соединен с первым входом 1-го элемента И второй группы, запросный вход устройства соединен с (И+1)-м входом первого элемента ИЛИ, выход первого элемента И соединен с входом первого элемента задержки, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в кего введены две группы из йи йэлементов И, две группы из й триггеров, третья группа из М элементов И, формирователь импульсов, второй и третий элементы И, второй триггер, второй элемент ИЛИ и второй элемент задержки, причем запросный вход устройства соединен с единичным входом второго триггера, единичный выход которого соединен с первым входом второго элемента И, второй вход которого соединен с первым выходом дешифратора, второй выход которого соединен с первым входом третьего элемента И, выход которого соединен с нулевым входом второго триггера, единичными входами триггеров первой группы, входом устаковки в "0" регистра, первыми входами элементов И третьей группы, а также через второй элемент задержки - с нулевыми входами триг герое второй группы, единичный вход 1-го триггера второй группы является 1-и сигнальным входом устройства, единичный выход 1-го триггера второй группы соединен с вторым входом 1-го элемента И третьей группы, выход которого соединен с вычитающим входом 1-го счетчика запросов группы, выход первого элемента И соединен. со счетным входом счетчика импульсов, разрядные выходы которого соединены с вхо 5 10 группы и третьим входом второго элемента И, выход которого соединен с первой группой входов блоков элементов И первой группы и первыми входами элементов И первой группы, третьи входы элементов И 20 второй группы соединены с выходом второго элемента ИЛИ, входы которого соединены с прямыми выходами элементов ИЛИ группы, выход 1-го элемента И второй группы соединен с нулевым входом 1-го триггера первой группы, единичный выход которого соединен с третьей группой входов 1-го блока элементов И второй группы, единичкцй выход первого триггера первой группы соединен с второй группой входом первого бло 30.ка элементов И первой группы и вторым входом первого элемента И первой группы, а нулевой выход соединен с первыми входами первых элементов И четвертой и пятой 35 групп, нулевой выход М-го триггера первойгруппы (М = 2, 3, , й - 1) соединен с вторым входом (К - 1)-го элемента И пятой группы, выход которого соединен с первым входом К-го элемента И четвертой группы, выход 40 )-го элемента И пятой группы =1,2, , й). соединен с первым входом Ц+1)-го элементаИ Гщтой группы, единичный выход 1-го триггерапервой группы (1 = 2, ЗИ) соединен с вторым входом (1-1)-го элемента И четвертой группы, выход которого соединен с вторым входом 1-го элемента И первой группы и второй группой входов 1-го блока элементов И первой группы, информационные входц устройства соединены с информационными входами регистра, группа разрядных выходов которого соединена с группой входов блоков элементов И первой группы,50 дами формирователя импульсов, выход которого соединен с нулевым входом триггера, выход первого элемента задержки соединен с вторым входом третьего элемента 15 И, вторыми входами элементов И второй1777138 ль ГЯономареваМоргенталКорректор ПЛ ереши Ивано еда аказ 4122 Тираж ВНИИПИ Государственного комитета по 113035, Москва, Жвенно-издательский комбинат "Патент", г. Уж из ул, Гагарина,Состав Техред Подписноеобретениям и открытиям при ГКНТ СССРаушская наб 4/5