Ссср универсальный элемент вычислительных машин

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскию Социалнстицеских РеслубликЗависимое от авт. свидетельства Ъ 0 явлено 12.Х.1964 ( 924515/26-24) хл, 42 гп, 14 присоединением заявк ПриоритетОпубликовано 01.Х 11.1965, БюллетеньДата опубликования описания 3.11.1 МП 1 осударственныи омитет ло делам изобретений открытий СССРУДК 681.142088,8 Авторыизобретения Г. Косарев в еинов математики Сибирского отделения Академии наук СССР Ии аявит ЕМЕНТ ВЪ 1 ЧИСЛИТЕЛЬНЪХ МАШИН УН И В ЕРСЛЛ ЬН Ь 1 И сдписная группа1 Известны универсальные логические схемы, состоящие из комбинаций логических элементов типа И и НЕ, память - задержка, с помощью которых могут быть решены любые логические задачи.Однако все извесгные элементы выполняются с фиксированными связями, а это приводит к тому, что схема машины задается жестко, связи между элементами имеют сложные конфигурации, что при микроминиатюризации машин усложняет технологию производства.Предложенный логический элемент отличается тем, что в пем выходы первой и второй запоминающих ячеек хранения команд подсоединены к двум входам первого вентиля, третий вход которого подключен к выходу первого элемента, выход второй запоминающей ячейки подсоединен ко второму вентилю, второй вход которого соединен с первым источником логического сигнала, выход первой запоминающей ячейки подключен к третьему вентилю, соединенному со вторым источником логического сигнала, а выходы этих вентилей подсоединены к первому инвертору, выход которого подключен ко второму выходу элемента. Выходы третьей и четвертой запоминаюгцей ячейки, а также второй выход элемента подключены ко входам четвертого вентиля, Выход четвертой ячейки и третий источник логического сигнала подсоединены ко входам пятого вентиля, выходы третьей ячейки и четвертого источника логического сигнала подключены ко входам 5 шестого вентиля; выходы этих вентилей подсоединены ко второму инвертору, а выход инвертора подключен к первому выходу элемента.Применение универсального элемента зна- О чнтельно увеличивает возможность использования машин для решения разнообразных задач за счет программной перенастройки элементов и связей между ними. Это позволяет программно создавать любую универсальную 5 нли специализировашую машину. На фиг. 1 представлена укрупненная блоксхема универсального элемента; на фнг. 2 - блок-схема одного из возможных вариантов О универсального элемента.Входы 1, 2 переменных Х, Х, и входы 3, 4 переменных УУ, соединены с источником команд настройки. Выходы дешифратора 5 соединены со входами запоми нающих элементов 6, выходы которых соединены со входами функционального устройства 7, имеющего рабочие входы 8, 9 и 10 и рабочие выходы 11, 12, И.Устройство 7 реализует полную систему ло- О гических функций, функционально полную5 10 15 20 систему соединений рабочих входов и выходов универсального элемента.Универсальный логический элемент (фиг.2), где схемы 14 и 15 - иггверторы, схемы 1 б - 2 б - вентили, схемы 27 - 30 - триггеры, обладающие двумя устойчивыми состояниями О и 1. Входы 31 - 34 - рабочие входы элецента, на которые поступают сигналы с рабочих выходов соседних элементов или извне.Выходы М и 3 б - рабочие выходы элементов,Шины 37 - 41 - каналы, по которым подаются сигналы перенастройки элемента на выполнение заданной функции. Вентили 22 - 2 б, соединенные с шинами настройки 37 - 41 служат для задания состояния триггеров 27 - 30. Каждыйл триггер может независимо от других находиться в состоянии 0 или 1. Триггеры 27, 28 управляют вентилями 1 б, 17 и 18, Триггеры 29, 30 управляют вентилями 19, 20 и 21. Вентили 6 - 21 вместе с иньерторами 14 и 15 служат для выполнения логических функций, функций памяти и соединений между рабочими входами и выходами универсального элемента.Элемент может выполнять логпческуго операцию (стрелка Пирса) которая образует полную систему функций алгебры логики, что дает возлгожность реализовать при помощи совокупности универсальных элементов любую функцию алгебры логики. Эта функция образуется, когда любые три пз четырех триггеров 27, 28, 29 и 30 находятся в состоянии 1. Например, при подаче на первом такте сигналов в шины 37, 38 и 41, а на втором - в шины 37 и 40 триггеры 27, 28 и 29 возбуждены. Тогда входами функций являются входы 32 и 34, а выходом - выход 3 б. Функция запоминания выполняется при подаче сигналов на управляющие входы 37, 38, 40 и 41 Все триггеры 27 - 30 в этом случае находятся в состоянии 1, а следовательно, все вентили 1 б - 21 открыты. Вход пнвертора 14 соединен с выходом инвертора 15 и, наоборот, вход инвертора 15 соединен с выходом инвертора 14, в результате чего образуется типовая схема триггера. При этом входы 31 и 32 слухкат для подачи сигналов на один вход триггера, а входы 33 и 34 нз второй,Функция коммутации рабочих входов с выходами может иметь следующие модификации. 25 30 35 40 45 50 а) Независимая передача спггалов в двух взаимно перпеггдикулярглых направлеггпях. Это происходит, когда возбуждены один из триггеров 27, 28 и только один из триггеров 29, 30, что имеет место при подаче сигналов в шины 40 и 41 и одну из шин 37 и 38. При этом образуются соединения только между входами 31, 32 и выходом 3 б, а также входаци 33, 34 и Выходом 3 д.б) Соединение вертикальных входов и выходов с горизонтальными образуется при воз. буждении трех любых из четырех триггеров 27 - 30.Например, при возбуждении триггеров 27, 28 и 29 сигнал со входа 34 разветвляется на выходы 35 и 3 б.) Входы не соединены с выходами. Это имеет место, когда все триггеры 27 - 30 не возбуждены, т, е, поданы сигналы сброса на нуль по каналам 39 и 41.Перечисленные функции удовлетворяют условиям полноты и позволяют реализовать любые схемы вычислительных машин,Предмет изобретенияУниверсальный элемент вычислительных машин, содержащий логические схемы И, НЕ, триггеры, от,гичающийся тем, что, с целью увеличения гибкости электронных вычислительных машин, в нем выходы первой и второй запоминающих ячеек хранения команд подсоединены к двум входам первого вентиля, третий вход которого подключен к первому выходу элемента, выход второй запоминающей ячейки подсоединен ко второму вен тилю, второй вход которого соединен с первым источником логического сигнала; выход первой запоминающей ячейки подключен к третьему вентилю, соединенному со вторым источником логического сигнала; а выходы этих вентилей подсоединены к первому инвертору, выход которого подключен ко второму выходу элемента; выходы третьей и четвертой запоминающей ячейки, а также второй выход элемента подключены ко входам четвертого вентиля; выход четвертой ячейки и третий источник логического сигнала подсоединены ко входам пятого вентиля; выходы третьей ячейки и четвертого источника логического сигнала подключены ко входам шестого вентиля; выходы этих вентилей подсоединены ко второму инвертору, а выход инвертора подключен к первому выходу элемента.Заказ 3797/5 Тираж 975 формат бум. 60(90/ц Объем 0,35 изд. л. Цена 5 коп. ЦНИИПИ Росударственного комитета по делам изобретений и открытий СССР Москва, Центр, пр. Серова, д. 4 Типография, пр. Сапунова, д, 2