Устройство передачи и приема сигналов

(55 Н 04 1 1/08 г.Л Ь СТВ БТОРСК ычислительо-производбернеткд" Э.Н. Биктимиров, Готопопов, Э.УлжаСС 13. оканальная ющая телеио и связь,иошибо ный сче ГОСУДАРСТВЕН 1 ЫЙ КОМИТЕТПО ИЗОБРЕТГ 11 ИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Институт кибернетики с вным центром Узбекского научственного обьединения "КАН УЗССР(56) Авторское свидетельство СССМг 944130, кл. Н 04 1 1/10, 1982Авторское свидетельство СГФ 1061275, кл. Н 04 ( 1/10, 198Заявка ФРГ ч". 3126894,кл, Н 04 Е. 25/04, 1983.Кобленц А,И и др. ЛЛногэлектросвязь и каналообрдзуграфная аппаратура, М.: Рад1989, с,153, рис,7.22.(54) УСТРОЙСТВО ПЕРЕДАЧИ И ПРИЕХАЛАСИГНАЛОВ Изобретение относится к элсктросвязи и может использоваться в системах передачи информации с многократным повторением сообщений для их мажоритарной обработки и коррекции ошибок.Извесно устройство для исправления ошибок в кодовой комбинации, содержащее два пороговых блика, два ключа, три сумматора.по модулю два, элемент И, два элемента ИЛИ, блок обнаружения ошибок. накопитель и элемент запрета,Известно также устройство длл исгравлснил одиночных и обнаружения многократных ошибок, содержащее входной 5 О 1758887 А 1(57) Изобоетение относится к электросвязи и может использоваться в системах передачи информации с многократным повторением сообщений для их мажоритарной обработки и коррекции ошибок. Целью изобретения является повышение помехоустойчивости при воздеиствии неоегуляр 1 ых импульсных помех. Устройство передачи и приема сигналов содержит а передающей стороне демультиплексор, блок задержек, мультиплексор передачи, формирователь ьыходного сигнала, формирователь управляющих сигндлод и блок синхронизации, а нд приемной стороне - блок согласования, демультиплексор приела, блок задержек, блок дешифрации и блок синхронизации, Исходнал цифровая последовательность преобразуется на передающей стороне таким образом, что вместо каждого символа передаются три таких же символа, которые на приемном конце путем мажоритарной обработки восстанавливаются с исправлением возникающих в процессе передачи ошибок.1 ил, 1 табл. накопитель, шесть ключеи, сумматор по модуло два, блок обнаружения ошибок, триггер, динамический триггер. счетчик, дешифратор, элемент ИЛИ и дешифратор базового остатка, в котором исправление и обнаружение ошибок достигается благодаря использованию циклических кодов.Недостатками известных устройств явля:отсл сложность аппаратурной реализации, большое время обнаружения и исправления ошибок, а также невысокая помехоустсйчивость,Известно устройство коррекци к в разрядах, содержащее реверсив тчик и четыре логических элемента, в котором неискаженное значение (О или 1) каждого передаваемого разряда определяетсяпутем многократного (не менее трех раз)сканирования сигнала,Недостатком известного устройства является то, что для нормального функционирования оно требует исключительнопобитой организации передачи цифровойинформации и, кроме того, значительноевремя коррекции ошиб 6 к.Наиболее близким по технической сущности к заявляемому устройству являетсявыбранное в качестве протокола устройствопередачи и приема сигналов, содержащеена передающей стороне последовательносоединенные мультиплексор передачи иблок формирования выходного сигнала, атакже блок синхронизации и другие блоки,а на приемной стороне - последовательносоединенные блок согласования и демультиплексор приема, а также блок синхрони зации и другие блоки,Недостатком известного устройства является низкая помехоустойчивость при воздействии нерегулярных импульсных помех,приводящая к необратимой потере информации.Целью изобретения является повышение помехоустойчивости при воздействиинерегулярных импульсных помех.Указанная цель достигается тем, что вустройство передачи и приема сигналов, содержащее на передающей стороне последовательно соединенные мультиплексорпередачи и блок формирования выходногосигнала, а также блок синхронизации, а наприемной стороне - последовательно соединенные блок согласования и демультиплексор приема, а также блок синхронизации, на передающей стороне дополнительно введены формирователь управляющих сигналов и последовательносоединенные демультиплексор и блок задержек, выходы которых соединены с соответствующими входами мультиплексорапередачи, причем вход формирователя управляющих сигналов соединен с информационным входом демультиплексора,управлятощие входы которого соединены ссоответствующими входами блока синхронизации и с соответствующими выходамиформирователя управляющих сигналов, приэтом управляющие входы мультиплексорапередачи соединены с соответствующимивыходами блока синхронизации, а на приемной стороне - последовательно соединенные блок задержек и блок дешифрации,при этом входы блока задержек соединеныс соответствующими выходами демультип 5 10 15 20 25 30 35 40 45 50 55 лексора приема, управляющие входы которого соединены с соответствующими выходами блока синхронизации, вход которого соединен со входом блока согласования.На чертеже представлена структурная электрическая схема устройства передачи и приема сигналов.Устройство передачи и приема сигналов содержит на передающей стороне последовательно соединенные демультиплексор 1, блок 2 задержек, мультиплексор 3 передачи и блок 4 формирования выходного сигнала, причем информационный вход демультиплексора 1 подключен ко входу формирователя 5 управляющих сигналов. соответствующие выходы которого одновременно соединены с управляющими входами демультиплексора 1 и с соответствующими входами блока б синхронизации, при этом управляющие входы мультиплексора 3 передачи соединены с соответствующими выходами блока б синхронизации, а на приемной стороне последовательно соединенные блок 7 согласования, демультиплексор 8 приема, блок 9 задержек и блок 10 дешифрации, причем вход блока 7 согласования подключен ко входу блока 11 синхронизации,соответствующие выходы которого соединены с управляющими входами демультиплексора 8 приема.Устройство передачи и приема сигналов работает следующим образом,Исходная цифровая последовательность, в которой первый бит является синхронизирующим и всегда имеет уровень логической единицы. одновременно поступает на информационный вход демультиплексора 1 и на вход формирователя 5 управляющих сигналов, Синхроимпульс выделяется формирователем 5 управляющих сигналов и начинает вырабатывать сигналы, поступающие на управляющие входы демультиплексора 1, Под действием этих управляющих сигналов импульсы с информационного входа демультиплексора 1 последовательно коммутируются на его выходы и поступают на соответствующие входы блока 2 задержек, Блок 2 задержек осуществляет задержку каждого бита на времят=п 2 т, где п=1,2,3 и гдлительность символа (О; 1), с тем, чтобы после прохождения через мультиплексор 3 передачи, на его выходе сформировалась последовательность тех же самых битов, но уже с расстоянием между ними, равным 2 т.Это поеобразование необходимо для того, чтобы исключить возможность наложения символов друг на друга после того, как всеони последовательно поступят на вход блока 4 формирования выходного сигнала, который увеличит длительность каждого из них в три раза, т,е. ЩООО; 111, Сформированная таким образом последователь ность символов поступает в канал связи. Управление работой мультиплексора 3 передачи осуществляется благодаря сигналам, поступающим на его управляющие входы с соответствующих выходов блока 6 10 синхронизации, которые, в свою очередь, вырабатываются посредством импульсов, приходящих с соответствующих выходов формирователя 5 управляющих сигналов.Пройдя через канал связи, преобразо ванная кодовая последовательность одновременно поступает на входы блока 7 согласования и блока 11 синхронизации, Блок 7 согласования осуществляет задержку принятой дискретной последовательно сти на время, необходимое для начала генерации управляющих символов блоком 11 синхронизации после прихода синхроимпульса. Под действием этих сигналов. поступающих нэ управляющие входы 25 демультиплексора 8 приема, информационные символы с его входа последовательно коммутируются на три выхода. Блок задержек 9 производит задержку каждого бита на различные периоды времени с тем, чтобы 30 все три символа, соответствующие исходному биту, поступили одновременно на входы блока 10 де шифра ции. П рин цип работы блока 10 дешифрации заключается в том, что на его выходе будет логический ноль только в 35 том случае, если не менее двух битов равны логическому нулю, и на его выходе будетлогическая единица только в том случае, когда хотя бы два бита равны логической единице, и задается с помощью таблицы. 40Таким образом, при вышеприведенном алгоритме работы блока 10 дешифрации на его выходе будет сформирован лсходный сигнал. Устройство передачи и приема сигналов повышает помехоустойчивость передачи дискретной информации благодаря исправлению ошибок, возникающих под дейс 1 вием нерегулярных импульсных помех в канале связи.Формула изобретенияУстройство передачи и приема сигналов, содержащее на пеоедающей стороне последовательно соединенные мультиплексор передачи и блок формирования выходного сигнала, а также блок синхронизации, а на приемной стороне - последовательно соединенные блок согласования и демультиплексор приема, а также блок синхронизации, о тл и ч а ю ще е с я тем, что, с целью повышения помехоустойчивости при воздействии нерегулярных импульсных помех, на передающей стороне введены формирователь управляющих сигналов и последовательно соединенные демультиплексор и блок задержек, выходы которых соединены с соответствующими входами мультиплексора передачи, причем вход формировзтеля управляющих сигналов соединен с информационным входом демультиплексора, управляющие входы которого соединены с соответствующими входами блока синхронизации и соответствующими выходами формирователя управляющих сигналов, при зтом управляющие входы мультиплексора передачи соединены с соответствующими выходами блока синхронизации, а на приемной стороне - последовательно соединенные блок задержек и блок дешифрации, при атом входы блока задержек соединены с соответствующими выходами демультиплексора приема, управляющие входы которого соединены с соответствующими выходами блока синхронизации, вход которого соединен с входом блока согласования.1758887 Составитель С, АджемовТехред М.Моргентал Коррект Редактор О, Спесивы здательский комбинат "Патент", г, Ужгород, ул,Гагари Производстве аказ 3013 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5