Преобразователь кода во временной интервал

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 03 М 1 ОМИТЕТОТКРЫТИЯМ ГОСУДАРСТВЕННЬПО ИЗОБРЕТЕНИЯПРИ ГКНТ СССР о-исследо- и и гидравСР5. СР(прототип).А ВО ВРЕК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Филиал Центрального научнвательского института автоматиклики(54) ПРЕОБРАЗОВАТЕЛЬ КОДМЕННОЙ ИНТЕРВАЛ 1753512 257) Изобретение относится к области импульсной техники и может быть использовано в системах приемойередачи цифровой информации, Целью изобретения является расширение области применения за счет возмокности декодирования последовательного кода. Устройство содержит первый ивторой регистры 12, счетчик 3, блок 4 сравнения кодов, первый, второй и третий элементы 5,6;7 ИЛИ, первый и второй элементы 8,9 НЕ, триггер 10, первый, второй и третий формирователи коротких импульсов.2 ил.Изобретение относится к импульснойтехнике и может быть использовано в системах приемопередачи цифровой информации.Известно устройство, содержащее счетчик импульсов, элементы И, блок сравнениякодов, регистры, триггеры.Известен преобразователь код - временной интервал, содержащий регистры,триггеры, два элемента И, счетчик импульсов, блок сравнения кодов, сумматор, группу элементов И, формирователь импульсов,блок коррекции, шины кода числа периодов,элемент ИЛИ, шину сброса.Недостаток данных устройств в том, что 15они нЕ могут декодировать организуемыйпо передним фронтам импульсов цифровойэквивалент информации с выхода кодирующего устройства,Наиболее близким к предлагаемому я вляется преобразователь кода во временнойинтервал, содержащий первый и второй регистры, блок элементов 2 И-ИЛИ, блок сравнения кодов, первый и второй счетчикиимпульсов, генератор импульсов, триггер, 25блок начальной установки, коммутатор, первый, второй и третий элементы И-НЕ, элемент 2 И-ИЛИ, элемент И, элемент НЕ,элемент ИЛИ, шины входного кода, кодазадержки, управления и выходные. 30Недостаток данного устройства в том,что оно не может преобразовывать последовательность кода, организуемую в кодирующем устройстве(авт. св. ч. 15300 бО, кл. Н 03М 7/00). 35Целью изобретения является расширение области применения за счет возможности декодирования последовательностикода,Поставленная цель достигается тем, что 40в преобразователь кода во временной интервал, содержащий первый и второй регистры, элемент НЕ, счетчик импульсов,выходы которого соединены с соответствующими первыми входами блока сравнения, 45первый элемент ИЛИ, выход которого соединен с первым входом триггера, выход которого является выходом устройства,введены дополнительно второй и третийэлементы ИЛИ, второй элемент НЕ, первый,второй и третий формирователи коротких 50импульсов, причем первый вход первого регистра является информационным входомустройства, второй вход первого регистраобъединен с первым входом второго регистра,.входом первого формирователя коротких импульсов и является первымуправляющим входом устройства, первыйвход счетчика импульсов соединен с входомвторого формирователя коротких импульНа первый управляющий вход подается тактовая частота ттакт. на информационный вход устройства поступает последовательность кода.Счетчик 3 - двоичный счетчик. Частота заполнения его 1 тзктМ подаетСя на второй управляющий вход (М=2, й - разрядность счетчика). Счетчик 3 срабатывает по задним фронтам импульсов частоты 1 тактМ и Вы" рабатывает между двумя импульсами синхронизирующей тактовой частоты 1 такт. М кодовых комбинаций - коды времени,Тактовая частота 1 такт и частота запол нения счетчика 3 должны быть от одногоисточника в целях синхронизации.Счетчик 3 должен быть той же разрядности, что и счетчик кода времени в кодирую щем устройстве, организовавшемпоследовательность кода,Первый и второй регистры 1 и 2 должныбыть подключены к режиму последовательного занесения со сдвигом.В первом формирователе 5 короткйхимпульсов по переднему фронту каждоготактового импульса и во втором формирователе 12 коротких импульсов по переднемуфронту каждого импульса заполнения счетчика 3 организуется соответственно стробобнуления счетчика 3 и строб готовностикода времени.В третьем формирователе 13 короткихимпульсов по заднему фронту импульса навыходе второго элемента ИЛИ 6 организуется разрешение формирования заднегофронта на выходе преобразователя.В качестве третьего формирователя 13использована микросхема 134 ХЛЗ, а в качестве первого и второго формирователей 11и 12 - инвертор и микросхема 134 ХЛЗ;Работа преобразователя кода во временной интервал осуществляется Следующим образом,При включении питания в начальныймомент времени обнуляются первый регистр 1 и триггер 10. В счетчике 3 начинаютформироваться коды времени, дифференцирующие М отрезков времени между каждыми двумя тактовыми импульсами, Припоступлении последовательности кода наинформационный вход по передним фронтам тактовых импульсов в первом регистре1 начинают сдвигаться биты последовательности кода. В каждый из М отрезковтекущего времени между двумя тактовымиимпульсами в блоке 4 сравнения кодов осуществляется поразрядное сравнение кодоввремени с комбинацией навыходах И младших разрядов первого регистра 1. В моментсравнения на выходе блока 4 сравнения кодов формируется логический нуль,Когда на выходах (И+1 Н 2 Й+1) разрядовпервого регистра 1 появляется маркер(комбинация из И нулей, затем одной единицы) на выходе третьего элемента ИЛИ 7 ипервом входе первого элемента ИЛИ 5 Ооявляется логический нуль- сигнал разреше"ния формирования переднего фронта.Наличие этого сигнала при сравнениикода времени с комбинацией на выходах ймладших разрядов первого регистра 1 орга. низует в момент появления короткого отрицательного импульса на выходе второго формирователя 12 коротких импульсов логический нуль на выходе первого элемента ИЛИ 5, первом входе триггера 10 и втором входе второго регистра 2, В результате триггер 10 перебрасывается в единичное состо яние. - формируется передний фронтасинхронного сигнала на выходе преобразователя, а второй регистр 2 обнуляется и на его выходе появляется нуль- запрет формирования заднего фронта асинхронного сиг нала на выходе преобразователя.На каждый следующий тактовый импульс во втором регистре 2 начинает сдвигатьсялогическая единица. Через (И+1)тактовых импульсов она появляется на вы ходе второго регистра 2 - снимается запретформирования заднего фронта асинхронного сигнала на выходе преобразователя. (После формирования переднего фронта асинхронного сигнала (Я+1) сдвигов в пер вом регистре 1 обеспечивают очищение выходов (Я+1) младших разрядов его от бит кода времени). Если в этот момент на й младших разрядах первого регистра 1 и соответственно Й первых входах второго эле мента ИЛИ 6 обнаружится комбинация иэ И. нулей - маркер 2, то на второй входтриггера10 поступит короткий отрицательный импульс, который обнулит его - на выходе преобразователя организуется задний фронт 30 асинхронного сигнала.Если в момент снятия сигнала запретана выходах й младших разрядов первого регистра 1 не обнаружится комбинация из Й нулей, то короткий отрицательный им пульс на втором входе триггера 10 и соответственно задний фронт асинхронного сигнала на выходе преобразователя сформируется позже, когда такая комбинацияпоявится40 В последующем с появлением маркера1 на (М+1 К 28+1) выходах первого регистра 1 весь цикл работы преобразователя повторится сначала,45 Формула изобретенияПреобразователь кода во временнойинтервал, содержащий первый и второй регистры, первый элемент НЕ, счетчик импульсов, выходы которого соединены с 50 соответствующими первыми входами блокасравнения, первый элемент ИЛИ, выход которого соединен с первым входом триггера,. выход которого является выходом устройства, о т л и ч а ю щ и й с я тем, что, с целью 55 расширения области применения за счетвозможности декодирования последовательного кода, в него введены второй и третий элементы ИЛИ, второй элемент НЕ, первый, второй и третий формирователи ко1753512 ротких импульсов, первый вход первого регистра является информационным входом устройства, второй вход первого регйстра объединен с первым входом второго регистра, входом первого формирователя корот ких импульсов и является первым управляющим входом устройства, первый вход счетчика импульсов соединен со входом второго формирователя коротких импульсов и является вторым управляющим 10 входом устройства, с первого по М-й выходы первого регистра соединены соответственно со вторыми входами блока сравнения и одноименными входами второго элемента ИЛИ, (И+1)-й выход первого регистра под ключен через первый элемент НЕ к первому входу третьего элемента ИЛИ, (И+2)-й - (2 Й+1)-е выходы первого регистра подсоеСоставитель Э. ШебановТехред М.Моргентал Редакт Кравцова ект нкович Подписноео изобретениям и открытиям при ГКНТ СССР5, Раушская наб., 4/5 иэводственно-издательский комбинат "Патент", г. Ужгор Гагарина, 10 аказ 2771 Тираж ВНИИПИ Государственного комитет 113035. Москва, динены к вторым входам третьего элемента ИЛИ, выход которого соединен с первым входом первого элемента ИЛИ, выход блока сравнения подключен к второму входу первого элемента ИЛИ, выход второго формирователя коротких импульсов соединен с третьим входом первого элемента ИЛИ, выход первого формирователя коротких импульсов соединен с вторым входом счетчика импульсов, второй и третий входы второго регистра подключены соответственно к выходу первого элемента ИЛИ и к шине логической единицы, выход второго регистра соединен через второй элемент НЕ с (К+1)-м входом второго элемента ИЛИ, выход которого подключен через третий формирователь коротких импульсов к второму входу триггера.