Генератор задержанных импульсов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК фИ175003 5/13 ГОСУДАРСТВЕННЫЙ КОМИПО ИЗОБРЕТЕНИЯМ И ОТКПРИ ГКНТ СССР Т1 ТИЯМЕ ИЗОБРЕТЕНИЯИДЕТЕЛЬСТВУ ЛИС ОМУ К АВ2синхронизации электронных - устройств различного назначения, Цель изобретения - повышение точности сохранения длительениеГам- ностй задержанных ймпульсов путем одинаковой задержки фронта и среза для задержек больших длительности импульса.Генератор задержанных импульсов содер,. жит входную и выходнуюшины, первый ин- НЫХ ИМ- вертор, второй инвертор, включающийвходную цепь и выходной транзистор, инцифровым тегрирующуЮ цепь(ИЦ), резистор, переклюо К схбмам чатель тока (ПТ), дифференцирующую цепь яемым:для(ДЦ), транзистор, выходной буфер. 2 ил,1(56) Заявка Японии Мт 56 кл. Н 03 К 5/13, Н 03 К 17(57) Изобретение относиэлектронным схемам алиний задеРжки, широко един 9130,/28,198РЖАН тся к ИМЕН) приме сится к цифровым а именно к схемам о применяемым для нных устройств разератора эадержанащая двапереключа-.оторых имеет свою соединенную с Ьхой и второй входные ереключателей тока тильной схемы, вык выходу схемы. При мпульса времяэадаэкспоненциальнце ключателей тбка, а с ей токаснимаЮтся ению к входтому им- ости. На выходе венется сигнал, равныйимпульсов и котоод действия входноИзобретение отно электронньм схемам,линий задержки, широк синхронизации электро личного назначения. Известна схема ге) ных импульсов, содерж теля тока, каждый из к времяэадающую цепь,дом схемы через первы транзисторы, Выходы п соединены с входом ве ход которой подключен поступлении входного и, ющие цепи.формируют сигналы на входах пере выходов переключател задержанные по отнош, пульсы разной длительн тйльйой схемы формиру разности задержанных рый подавляется в перифТаким образом, генератор работает по принципу получения разности задержанных импульсов, имеющих-различную величину задержки. и осуществляет задержку входного импульса на величину, большую длительности импульса.Так как в известном генераторе дли- ф тельность задержанного импульса не связа на с длительностью входного импульса, а равна разности двух фиксированных эа- С) держек, в нем невозможно получение не-О) искаженных по отношению к входному задержанных ймпульсов при йоступлении на вход схемы импульсов разной длительности.Целью изобретения является повышение точности длительности задержанных Импульсов путем одинаковойзадержки фронта и среза.Цель достигается том, что в генераторе задержанных импульсов, содержащем входную и выходную шину, переключатель тока, две времязадающихцепи, пятый и второй транзисторы, резистор, соединенные3:1750038 :4так; что вход переключателя тока йодклю- ра 4 низкий уровень,на выходе пере.лючачен к выходу первой времязадвющей цепи, теля 9 тока высокий уровень и на выходе эмиттер первого транзйстора соединен с инвертирующего буфера и, соответственно, общей айной, первая времязвдающая цепь на выходной шине 2 нйзкий уровень, При выйолнена интегрирующей,.а вторая - диф поступлении входного импульса на выходе ференцирующей, введены первый инвер- .второго инвертора 4 появляется высокий тор, входная цепь второго инвертора и . уровень сигнала, задаваемый через рези- выходной йнвертирующий буфер, Вход пер- Стор 8. соединенный с шиной питания, котового инвертора подключен к входной шине; рый поступает на вход интегрирующей цепи аего выходсоединенс входом входной це 7, Выходнойтранзисторбвторогоинвертопи второго инвертора, выход которой под- . ра 4 приэтои выключен черезвходную цепь ключен к базе первого транзистора, 5. Навыходе дифференцирующей цепи 10 который образует выходной транзистор вто- . появляется отрицательный пик и транэирого инвертора. Коллектор первОго тран- стор 11 остается в выключенном состоянии, зистора соеДинен с входом первой 15 Навыходеинтегрирующейцепи 7 формирувремяэадающей цепи и через резистор с ется экспоненциальный сигнал, поступаю- шиной питания, Инверснйй выход переклю- щий на вход переключателя 9 тока (фиг. 2). чателя тока подключен по входу выходного По окончании действия входного импульса инвертирующего буфера; выход которогь величина экспоненциального сигнала на высоединен с выходной шийой. Вход второй 20 ходе переключателя 9 тока еще недостаточ-времязадающей цепи подключен к выходу на для срабатывания переключателя 9 тока, первого инвертора; выход второй времяза- поскольку не достигает пороговой величины давщей цепи соединен с базой второго (фиг 2), Первый ийвертор 3 по окончании ранэистора,змиттеркоторогоподклЮченк действия входного импульса и соответстобщей шине, а коллектор - к базе первого 25 венного переключения сигнала на входной транзистора; . Ф: . шине 1 из высокого уровня в низкий формиНа фиг. 1 представлена схема генерато- рует йа входе дифференцирующей цепи 10 ра задержанных импульсов на фиг, 2- вре-высокий уровень сигнала. На.выходедиффеменная диаграмма ее работы.: .: ., Ренцирующей цепи 10 появляется положиГенератор задержанных импульсов 30 тельный пик, открйвающий транзистор 11, включает в себя входную 1 и выходную 2 который продолжает удерживать выходной шины, первый инвертор 3. второй инвертор транзистор 6 второго инвертора 4 в выклю, содержащий входнув цепь 5 и выходной ченном состоянии несмотря ма то, что входтрэнзистор 6; ийтегрирующую цепь 7, рези- ная цепь 5 второго инвертора 4 теперь. стор 8, переключатель 9 тока, дифференци формирует сигнал для включения транэируещую цепь 10, транзиСтор 11, выходной стора 6 (фиг. 2). Экспоненциальный сйгнал инзвртирующий буфер 12, Входная шина 1 . на выходе интегрирующей цепи 7 продол,соедийена с входом первого инвертора 3, жаетувеличиватьсяийридостижениипоровыход которого подклюЧей к входной цепи говой величины приводит к срабатыванию 5 второго инвертора 4, выход входной цепи 40 переключателя 9 тока, и инвертирующий бу-, 5 соединен с базой вйходноготранзистора . фер 12 формирует на выходной шине 2 ,6 второго йнвертбра 4, змиттер которого фронт задержанного импульса (фиг. 2),.По соединен с общей шиной, а коллектор сое- . окончании положительного пика на выходе: Минймс входом интегрирующей цепи 7 и дифференцирующей цепи 10 трайэистор 11 Мврез резистор 8 с шиной питания. Выход 45 выключается, а выходной транзистор 6 йнтегрйрующей цепи 7 соедийен свходом включается, управляемый входной цепью 5 переключателя 9 тока. ййеерсный выход ко-второго инвертора 4 (фиг. 2).торогочерез выходной инвеРтирующий бу- Навыходе интегрйрующей цепи 7 устафер 12 соединен с выходной шиной 2. Входнавливается низкий уровень- сигнала, кото-: дифференцирующей цепи 10 соединем с вы рый передается нэ вход переключателя 9 ходбм первого инвертора 3. а ее выход - с токаи г 1 риводиткегосрабатыванию, Инвер-бэ Юй транзистора 11, эмиттер когорОго тйрующий буфер 12 при этом формирует на пбдключен к общей вине, а коллектор - к выходной шине 2 срез задержанного сйгмабаэе выходного транзистора 6 второго ин-: ла(фиг. 2). При равенстведлительностиэксвертора 4,, :.: ":.:.:.:,55 понециального сигнала, формируемогоГенератор задержанных импульсов "ра-ййтегрирующей цепью 7, от низкого уровйя ботает следующим образом,:, :.:":.;до величины порога срабатывания переклюПри низком уровне сигйала навходной чателя 9 тока и длительности положительно- шине 1 на выходе первог инвертора З.вы-, го пика, формируемогодифференцирующей сокий уровень, на выходе второго инверто- . цепью, от высокогоуровня до величины напряжения выключения транзистора 11 задержка фронта выходного импульса будет равна задержке среза, Выходной импульс будет беэ искажений повторять входной и не зависеть от длительности входного им пульса,Таким образом, по сравнению с известным в предлагаемом генераторе эадержаннйх импульсов при выполнении условия тиитегр Сдиффер, где 1 интегр - длительность 10 интегрирующего сигнала от низкого уровня до порога срабытывания переключателя тока; 1 диффер - длительность дифференцирую- щего сигнала от высокого уровня до величины напряжения выключения транзи стора 11, достигается одинаковая задержка фронта и среза выходного импульса, что обеспечивает повышение точности длительности задержанных импульсов. Выходной импульс при этом беэ искажений повторяет 20 входной и не зависит от длительности входного импульса.Ф о рмул а и зо 6 рете ни яГенератор задержанных импульсов, содержащий входную и выходную шины; пе реключатель тока, две времязадающие цепи, первый и второй транзисторы, резистор. соединенные так, что вход переключателя тока подключен к выходу первой времязадающей цепи, змиттер первого транзистора соединен с общей шиной, о т л и ч а ющ и й с я тем, что, с целью повышения точности длительности задержанных импульсов, первая времяэадающая цепь выполнена интегрирующей, а вторая - дифференцирующей и введены первый ин- вертор, входная цепь второго инее"тора, выходной инвертирующий буферный каскад, при этом вход первого инвертора подключен к входной шине, а его выход соединен с входом входной цепи второго инвертора, выход которого подключен к базе первого транзистора, который является выходным транзистором второго инвертора, коллектор первого транзистора соединен с входом первой времязадающей цепи и через резистор с шиной питания, инверсный выход переключателя тока подключен к входу выходного инвертирующего буфера, выход которого соединен с вь 1 ходной шиной, вход второй времязадающей цепи подключен к выходу первого инвертора, выход второй времязадающей цепи соединен с базой второго транзистора, эмиттер которого подключен к общей шине; а коллектор - к базе первого транзистора.1750038 иСоставитель И.Поставнинадактор Н;Лазаренко ТеехредМ.Моргентал Корректор Э.Лойчакоаа Заказ 2603 1 ираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытйям при ГКНТ СССР113035, Москва, Ж-ЗБ, Раушскал наб 4/бПроизводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101