Устройство для идентификации объектов распознавания

(51) 5 ОПИСАНИЕ ИЗОБРЕТЕНИЯ АВТОРСИОМЪ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ ССОР.(71) Каунасский политехнический институт им. А. Снецкуса(54) УСТРОЙСТВО ДЛЯ ИДЕНТИФИКАЦИИОБЬЕКТОВ РАСПОЗНАВАНИЯ(57) Изобретение относится к автомаИзобретение относится к автоматике и может быть использовано в сис" темах управления работой роботов.Цель изобретения - повышение быстродействия устройства.На чертеже представлена блок-схема предлагаемого устройства.Устройство включает первый 1 и второй 2 блоки памяти, первый 3, второй 4, третий 5 и четвертый 6 ре" гистры, первую 7-9, вторую 10-12, третью 13 и четвертую 14 группы элементов И, дешифратор 15, первый 16, второй 17, третий 18, четвертый 19, пятый 20 и шестой 21 элементы ИЛИ, первый 22, второй 23 и третий 24 элементы Й, первый 25, второй 26, третий 27, четвертый 28, пятый 29 и шестой 30 элементы задержки, триггер 31 блокировки, четвертый элемент И 32 и седьмой элемент 33 задержки. 2тике и может быть использовано в системах управления работой роботов. Цель изобретения - повышение быстродействия устройства достигается введением третьего, четвертого, пятого и шестого элементов ИЛИ, второго, третьего, четвертого, пятого, шестого и седьмого элементов задержки, третьего и четвертого элементов И, третьей и четвертой групп элементов И и четвертого регистра. Это позволяет использовать такое устройство для идентификации характерного кода объекта, 1 ил. На чертеже также показаны первая34, вторая 35 и третья 36 группы инФормационных входов устройств, пер-вый 37, второй 38 и третий 39 синхронизирующие входы, вход 40 - установочный вход "Уст,о" устройства, атакже первый 41 и второй 42 информационные выходы устройства, первый 43,второй 44 и третий 45 синхронизирующие выходы устройства.Перед началом работы устройствасигналом "Уст.0" регистры 3 и 4 сбрасываются в исходное состояние непосредственно, регистр 5 - через элемент ИЛИ 18, а триггер 31 - черезэлемент ИЛИ 20.Перед началом работы устройства на информационные входы регистра 6 с входа 36 подаетсякод базового адреса (идентифицируемого изображе-ния обьекта), который сигналом с17358784Базовый адрес с выхода блока 1памяти поступает на информационныевходы регистра 4, на синхронизирую 5щий вход которого подается тот же импульс считывания, прошедший черезэлемент ИЛИ 10 и задержанный элементом 25 задержки на время считываниябазового адреса из блока 1 памяти,После занесения базового адресав регистр 4 импульсом, задержаннымэлементом 27 задержки на время пере-ходных процессов в регистре 4 и пос"тупающим через элемент ИЛИ 21 наимпульсные входы элементов И 13, ба-:зовый адрес выдается на выход 41, Тотже импульс считывания с. выхода элемента ИЛИ 21, задержанный элементом29 на время считывания кода, черезэлемент И 32, открытый по второмувходу, выдается на выход 44 в качестве сигнала готовности приема параметров из памяти устройства,По укаэанному адресу идет .обращение импульсом с выхода 44, и наэкран дисплея выдается вся требуемая информация об объекте идентифика"цииДля смены кадра и предъявленияследующего иэображения объекта наЗ 0 прямой вход триггера 31 подаетсясигнал, который устанавливает триггер 31 в единичное состояние, прикотором элемент И 24 закрыт, а элемент И 23 открыт.Кроме того, этим же импульсом,поступающим на входы элементов И 14,код адреса очередного. изображенияобъекта выдается на выход 42 устройства, а через элемент 30 задержЩ. ки, задерживающий импульс на времяпереписи кода, на выход 45 выдаетсяимпульс считывания изображения объек- та на экран дисплея по указанномуадресу.Для распознавания этого объектав регистр 5 вновь вводится идентификационный код объекта, подлежащегораспознаванию, и описанные процедуры повторяются. 50 55 входа 33, подаваемым на синхровход,записывается в регистр б.После этого устройство готово кработе и работает следующим образом.Идентификационный код, характеризующий объект, подлежащий идентификации, с входа 35 поступает на входрегистра 5 и записывается в негосинхросигналом с входа 37. Идентификационный код. расшифровывается дешифратором 15, и на входе одного изэлеменТов И 10-12, соответствующегопоступившему коду, будет высокийпотенциал, открывающий, соответствующий элемент И 10-12 по одному входу,На другой вход указанного элемента Ик этому моменту времени поступаетимпульс с выхода элемента 28 задержки, задержанный на время переходныхпроцессов в регистре 5 и дешифраторе 15.Поступивший импульс проходит черезодин из элементов И 10"12 прямо навход считывания Фиксированной ячейки блока 2 памяти, в которой записано "кодовое слово", единичные значе"ния разрядов которого характеризуютописание идентификационного объектав пространстве признаков, которыепоступают на его входы 34.Содержимое, считанной Фиксированной ячейки поступает на информационные входы регистра 3, а сам импульссчитывания "кодового слова" идентиФикации из блока 2 памяти и черезэлемент И 24, открытый по второмувходу высоким потенциалом с нулевого выхода триггера 31, поступает насинхрониэирующий вход регистра 3,записывая в него поступивший код"слово идентификации".В зависимости от состояния различ-.ных разрядов регистра 3 их выходными потенциалами определяется состояние элементов И 7"9, через которыепоступают сигналы о наличии признаков, характеризующих объект идентификации.Допустим, что по сигналу о наличии признака, поступившему черезэлемент И 7, соответствующий разрядрегистра 3 находится в "единице",Тогда этот импульс проходит черезэлемент И 7 на вход считывания фиксированной ячейки блока 1 памяти,где хранится базовый адрес, в котором записаны параметры, соответству-ющие упомянутому признаку,Импульсом с входа 37, задержанным элементом 28 нв время переходных . процессов и проходящим через указанный элемент из элементов И 10-12,происходит обращение к Фиксированной ячейке блока 2, В результате "кодовое слово" идентификации с выхода блока 2 выставляется на информацион-. ных входах регистра 3, Однако повтор 1ного занесения кода в регистр 3 не происходит, так как импульс считывания через элемент ИЛИ 17 и элемент 26 задержки не проходит на синхровход регистра 3, потому что элемент И 2 Й заперт низким потенциалом с нулевого выхода триггера 31 блокировки.Элемент И 23 открыт, поэтому с выхода элемента 26 задержки импульс проходит через него и далее поступает на вход элемента 33 задержки, а также через элемент ИЛИ 20 возвращает триггер 31 в исходное состояние, снимая блокировку элементов И 13 и 32.Тот же импульс, задержанный элементом 33 на время срабатывания триггера 31, через элемент ИЛИ 21 проходит на вход переписи содержимого базового адреса регистра 2 и через элементы И 13 на выход 11, а после переписи кода. и задержки элементом 29 на время переписи кода этот импульс через элемент И 32 выдается на выход.Формула изобретенияУстройство для идентификации объектов распознавания, содержащее первую группу элементов И, первые входы которых являются первыми информационными входами устройства, вторые соединены с выходами первого регистра, а выходы подключены к входу управления первого блока памяти и к входам первого элемента ИЛИ, первый элемент задержки, вход которого соединен с выходом первого элемента ИЛИ, второй регистр, информационные входы которого соединены с выходом первого блока памяти, синхронизирующий вход соединен с выходом первого элемента задержки, а вход сброса является установочным входом устройства, третий регистр, информационные выходы которого являются вторыми информацидннымивходами устройства, синхронизирующий вход является первым синхронизирующим входом устройства, а выходы соединены с входами дешифраторов, первый выход которого соединен с первым входом элементов И второй группы, выходы которых соединены с входами второго элемента ИЛИ и с входом управления второго блока памяти, выходы которого подключены к информационным входам первого регистра, нулевой вход которого соединен с установочным входом устройства, первыйи второй элементы И, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства, внего введены третий элемент ИЛИ,один вход которого соединен с установочным входом устройства, другойподключен к выходу первого элементаИ, а выход соединен с нулевым входомтретьего регистра, второй элементзадержки, вход которого соединен свыходом второго элемента ИЛИ, а выход подключен к третьему входу третьего элемента ИЛИ и к одному входувторого элемента И,третий элементИ, один вход которого соединен с выходом второго элемента задержки, авыход соединен с синхронизирующимвходом первого регистра, третий элемент задержки, вход которого соединен с выходом первого элемента задержки, четвертый элемент ИЛИ, входыкоторого соединены с вторым информационным выходом дешифратора, а выход соединен с первым входом первогоэлемента И, четвертый элемент задержки, вход которого подключен кпервому синхронизирующему входу уст- ЗО ройства, а выход соединен с вторымвходом элемента И второй группы ис вторым входом первого элемента И,выход которого является первым выходом устройства, пятый элемент ИЛИ,первый вход которого подключен к 35установочному входу устройства,Ь другой соединен с выходом второгоэлемента И, триггер блокировки, единичный вход которого является вторым 40 синхронизирующим выходом устройства,нулевой вход подключен к выходу пятого элемента ИЛИ, единичный выходтриггера блокировки соединен с вторым входом второго эЛемента И, а ну левой выход подключен к второму входу третьего элемента И, шестой элемент ИЛИ, один вход которого соединенс выходом третьего элемента задержки,третья группа элементов И, входы которых соединены с информационным вы 50ходом второго регистра, с нулевым выходом триггера блокировки и с выходом шестого элемента ИЛИ, а выходы являются первым информационным выходом устройства, пятый элемент задержки, вход которого соединен с выходом шестого элемента ИЛИ, четвертый элемент И, входы которого соеди-,нены с нулевым выходом триггера блокировки и выходом пятого элементазадержки, а выход является вторымвыходом устройства, четвертый регистр,информационные входы которого явля"ются третьими информационными входа"ми .устройства, а синхронизирующийвход является третьим синхронизирующим входом устройства, четвертаягруппа элементов И, первые входы которых соединены с информационнымивходами четвертого регистра, другиесоединены с вторым синхронизирующим 173.)йуЯ8входом устройства, а выходы являютсявторым информационным выходом устройства, шестой элемент задержки, входкоторого соединен с вторым синхронизирующим входом устройства, а выходявляется третьим синхронизирующимвходом устройства, и седьмой элементзадержки, вход которого соединен свыходом второго элемента И, а выходподключен к другому входу шестогоэлемента ИЛИ,