Устройство для последовательного обмена данными с квитированием

)5 Н 04 1 25/4 УУ СВИДЕТЕЛЬ К АВТ по длител триггеры ют зане информац без подтв Л ле тв ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Коми научный центр Уральского отдния АН СССР(54) УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕНОГО ОБМЕНА ДАН НЪ МИ С КВИТИРОНИЕМ Изобретение относи гся к технике связи и может использоваться при построении приемопередатчиков широтно-импульсной манипуляции.Цель изобретения - увеличение пропускной способности.На чертеже изображена структурная э ктрическая схема предлагаемого устройс а.Устройство содержит генератор 1 тактовых импульсов, усилитель 2, фильтр 3 нижних частот, формирователь 4 прямоугольных импульсов, первый счетчик 5, первый дешифратор 6, первый ВЯ-триггер 7, триггер 8 "буфер запогнен", первый элемент ИЛИ 9, второй блок 10 задержки, второй счетчик 11, второй дешифратор 12, второй ЯЯ-триггер 13, первый блок 14 задержки, третий ВЯ-триггер 15 третий блок 16 задержки, шестой ВЗ-тр 11 ггер 17, четвертый блок 18 задержки, первый регистр 19 сдвига, второй Р-триггер 20, второй элемент(57) Изобретение относится к технике связи. Целью изобретения является увеличение пропускной способности. Устройство содержит приемник с блоками дискриминатора длительности импульсов и готовности к приему и передатчик с блоками регистра сдвига и логики формирования импульсов данных и синхронизации, манипулируемыхьности, В устройство введены ВЗ- и О-триггер, которые.обеспечивасение данных из источника ии в регистр сдвига передатчика ерждения готовности к приему. 1 ИЛИ 21, блок 22 потребителя информации, источник 23 информации, второй регистр 24 сдвига, делитель 25 частоты, первый мультиплексор 26, элемент И 27, пятый блок 28 задержки, третий счетчик 29, третий дешифратор 30, третий О-триггер 31, второй мультиплексор 32, первый О-триггер 33, формирователь 34 коротких импульсов, пятый, четвертый ЯЯ-триггеры 35 и 36, четвертый О-триггер 37, третий элемент ИЛИ 38.Устройство для приема и передачи данных работает следующим образом,Делитель 25 делит частоту тактового генератора 1 и формирует на своих четырех выходах (1-4) четыре последовательности импульсов разной длительности Т 1 Т ТЗ Т 4, поступающие на мультиплексор 26. Выбор серии импульсов и их длительность на выходе мультиплексора 26 зависит от значения сигналов на его управляющих входах. С помощью формирователя 34 по задне 14 у фронту каждого импульса происходитсинхронизация счетчиков делителя 25 дляполучения импульсов со сквзжностью 1/2,Данные от источника 23 эаписываатся опараллельном коде в регистр 24.Строб сопровождения данных устанав 5ливает в нуль счетчик 29. При условии, чтоР-триггер находится в состоянии "1", очередным фронтом импульса с выхода В 5 триггера 36 Р-триггер 31 устанавливается осостояние, разрешающее через элемент И 1027 выполнение сдоига в регистре 24 и счетчисла переданных битов счетчиком 29. 1(рометого, на управляющих входах мультиплексоровв 26 и 32 устанавливаются значения сигналов, обеспечивающие Формирование 15импульсов длительностью Т 1 и Т 2. Далеепроисходит сдвиг па кзждоглу заднемуфронту импульсов с выхода мультиплексора26 данных в регистре 24.В зависимости от значения очередногобита формируется импульс длительностью 20Т 1 или Т 2. По окончании передачи происходит изгленение значения сигнала на выходедешифратора 30 (код, занесенный о счетчик29, соответствует числу передаваемых битов вкаждом поле данных), установка О-триггера 2537 в "0" и через третий элемент ИЛИ 38установка О-триггера 31 в состояние, обеспечиоающее передачу импульсов синхронизации длительностью ТЗ или Т 4, прекращениесдвига информации в регистре 24 и счета 30числа импульсов счетчиком 29,Длительность импульсов синхронизации зависит от состояния О-триггера 33, Информация в О-триггер 33 записывается пакаждому переднему фронту иглпульса с выхода ВЯ-триггера 35 и зависит от готовностиустройства к приему. Установка в "1" ВЯтриггеров 35 и 36 происходит по переднемуфронту импульсоо с выходов делителя 25.Сброс О-триггера 33, ВЯ-триггеров 35 и 36 40выполняется о конце цикла формированиякаждого иглйульса на оыходе мультиплексора 26 сигналом с выхода формирователя 34. Задержка занесения информации о со стоянии готовности к приему о О-триггер 33 на период паузы ТЗ позволяет подготовиться за это время к приему данных с линии связи путем считывания потребителем информации из регистра 19 и передать в цик ле формирования импульса синхронизации сигнал о готовности к приему, В результате повышается пропускная способность устройства, Сброс О-триггера 33 в конце каждого импульса о состояние, 55 обеспечивающее формирование импульсов длительностью Т 4, необходим для устранения влияния на работу устройства переходных процессов. Па окончании передачи очередного поля информации сигнал с выхода дешифратара ЗО поступает нз вход источника 23 и сообщает ему о готовности к передаче, По этому сигналу источник 23 в цикле формирования импульса синхронизации длительностью 1 3 выполняет запись очередного поля данных о регистр 24 и сброс в "0" счетчика 29, Однако нахождение О-триггера 37 в состоянии "0" препятствует с помощью сигнала с его инверсного выхода, поступающего через элемент ИЛИ 38, установке тактирующими импульсами О-триггера31 о состояние, обеспечивающее продолжение передачи данных до момента получения сигнала о готовности к приему от удаленного абонента. После получения сигнала о готовности к приему по заднему фронту синхроимпульса происходит установкз о "1" О-триггера 20, сигнал с выхода которого устанавливает в "1" О-триггер 37, что о свою очередь вызывает сброс в "0" О-триггера 20,В результате нз выходе элемента ИЛИ 38 формируется сигнал, обеспечивающий разрешение передачи данных по фронту очередного тактирующего импульса. В результате наличия ЯЯ-триггера Зб фронт тактируащего импульса на тактооом входе О-триггера 31 сдвинут относительно заднего фронта импульса на выходе мультиплексора 26 на величину паузы Т 1, что и увеличивает пропускную способность устройства. При этом происходит переход к режиглу передачи данных уже в процессе форглирования импульса синхронизации в его начальной стадии с длительностью Т 1.Входной аналоговый сигнал из линии связи через входной усилитель 2, фильтр 3 нижних частот и формирователь 4 прямоугольных импульсов поступает на блоки 5, 11, 19, Импульс, поступающий на установочный вход счетчика 11, разрешает начать измерение его длительности путем подсчета импульсоо с выхода тактового генератора 1. В зависимости от длительности входных импульсов с помощью дешифратора 12 устанавливаются о "1" триггеры 13, 15, 17.Если длительность импульса Т 4, то осе триггеры устанавливаются в "1", при ТЗ - триггеры 13 и 15, при Т 2 - триггер 13. По заднему фронту входного импульса происходит сдвиг данных в регистре 19. Необходимая задержка обеспечивается блоком 14 задержки. Одновременно происходит счет числа принятых битоо счетчиком 5. Если принят хотя бы один бит, то сигналом с выхода дешифратора б устанавливается в "1" триггер 7, чтоозначает "Приемник занят",51015 20 30 35 40 50 После приема всего поля данных с известным фиксированным числом битов устанавливается в "1" триггер 8 и через элемент ИЛИ 21 переводит в состояние "0" триггер 7, С помощью элемента ИЛИ 9 формируется сигнал "К приему не готов"; поступающий на О-вход триггера 33, Он запоминается по фронту импульса, поступающего на С-вход О-триггера 33. Сигнал "Буфер заполнен" с выхода триггера 8 через блок 10 задержки поступает на вход регистра 19, запрещая сдвиг в нем, Одновременно он поступает в блок 22. После считывания данных из регистра 19 блок 22 устанавливает триггер 8 в "0".При поступлении импульсов синхронизации длительностью ТЗ или Т 4 выполняется сброс триггера 7 в нуль, установка в нуль счетчика 5 принятых битов. По заднему фронту импульса синхронизации выполняетоя занесение сигнала готовности к приему из триггера 17 в О-триггер 20. Последнее происходит лишь при отсутствии сигнала на установочном входе О-триггера 20 и соответствует завершению передачи данных. Необходимая задержка сигналов синхронизации обеспечивается блоками 1 б и 18 задержки, В результате, если источник 23 информации осуществил занесение данных в регистр 24 для передачи, то происходит установка в "1" третьего О-тригера 37, сброс второго О-триггера 20 и продолжается передача данных. Если данные не записаны из источника 23 информации в регистр 24 сдвига, то происходит лишь установка в "1" О-триггера 37 и в "0" О-триггера 20. Продолкение передачи данных происходит после записи их в регистр 24,По окончании входного импульса (во время паузы) происходит сброс триггеров 13, 15, 17 и счетчика 11 и прекращение счета последним,Пятый вход первого мультиплексора и первый вход второго мультиплексора подключены к выходу блока 28 задержки, так как в реальном устройстве функцию задержки сигнала выполняет сам О-триггер 31 формирования импульса синхронизации. Формула изобретения Устройство для последовательного обмена данными с квитированием, содержащее последовательно соединенные усилитель, фильтр никних частот, формирователь прямоугольных импульсов, первый счетчик, первый дешифратор, первый ВЯ- триггер, первый элемент ИЛИ и первый О- триггер, последовательно соединенные второй счетчик, второй дешифратор, второй КЯ-триггер, первый блок, задержки, первый регистр сдвига, блок потребителя информации, триггер "буфер заполнен" и второй блок задержки, выход которого соединен с вторым входом блока потребителя информации и вторым входом первого регистра сдвига, второй выход второго дешифратора через последовательно соединенные третий ВЯ-триггер и третий блок задержки соединен с вторым входом первого счетчика, первым входом второго О-триггера и первым входом второго элемента ИЛИ, второй вход которого соединен с вторым входом первого. элемента ИЛИ и выходом триггера "буфер заполнен", второй вход второго О- триггера соединен с выходом четвертого блока задержки, выход формирователя прямоугольных импульсов соединен с первым входом второго счетчика, вторыми входами второго и тоетьего КЯ-триггеров и третьим .входом первого регистра сдвига, выход генератора тактовых импульсов соединен с вторым входом второго счетчика и первым входом первого делителя частоты, первый, второй, третий выходы которого соединены соответственно с первым, вторым, третьим входами первого мультиплексора, выход третьего О-триггера через пятый блок задержки соединен с первым входом второго мультиплексора, выход которого соединен с четвертым входом первого мультиплексора; пятый вход которого и первый вход элемента И соединены с выходом пятого блока задержки, выход первого мультиплексора является выходом устройства и соединен с вторым входом элемента И и через формирователь коротких импульсов с вторым входом делителя частоты и вторым входом первого О-триггера, первый выход источника информации соединен с первым входом второго регистра сдвига, второй вход которого и первый вход третьего счетчика соединены с вторым выходом источника информации, выход элемента И соединен с третьим входом второго регистра сдвига и вторым входом третьего счетчика, выход которого соединен с входом третьего дешифратора, выход второго регистра сдвига соединен с вторым входом второго мультиплексора, выход второго элемента ИЛИ соединен с вторым входом первого ЙЯ-триггера, второй выход первого дешифратора соединен с вторым входом триггера "буфер заполнен", а также третий элемент ИЛИ,отличающееся тем, что, с целью увеличения пропускной способности, в него введены четвертый, пятый, шестой ЯЯ-триггеры и четвертый О-триггер, причем четвертый выход делителя частот соединен с шестым входом первого мультиплексора, выход четвертого О-триггера соединен с1720164 Составитель Н,Лазареваактор С.Лисина Техред МЯоргентал Коррек Му Тираж Подписноерственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-З 5, Раушская наб., 4/5 аказ 777 ВНИИПИ Гос Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 первым входом третьего элемента ИЛИ и третьим входом второго О-триггера, выход третьего дешифратора соединен с входом источника информации, вторым входом третьего элемента ИЛИ и первым входом четвертого О-триггера, выход третьего элемента ИЛИ соединен с первым входом третьего О-триггера, выход второго О-триггера соединен с вторым входом четвертого О-триггера, выход формирователя коротких импульсов соединен с первыми входами четвертого и пятого ВЯ-триггеров, вторые входы которых соединены соответственно с первым и третьим выходами делителя частоты, выход четвертого КЯ-триггера соединен с вторым входом третьего О-триггера, выход пятого ЯЯ-триггера соединен с третьим вхо дом первого О-триггера, выход которого соединен с третьим входом второго мультиплексора, третий выход второго дешифратора соединен с первым входом шестого КЯ-триггера, второй вход которого 10 соединен с выходом формирователя прямоугольных импульсов, выход шестого ВЯ- триггера соединен с входом четвертого блока задержки.