Формирователь центра площади видеоимпульсов

.Н,ЦаОЩА тельо для пуль- быстГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОбРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОРСКОМУ СВИДЕТЕЛЬСТВ(54) ФОРМИРОВАТЕЛЬ ЦЕНТРА ПЛДИ ВИДЕОИМПУЛЬСОВ(57) Изобретение относится к измерной технике и может быть использоваизмерения временного положения исов. Цель изобретения - повышение родействия за счет согласования времени задержки видеоимпульса с его длительностью. Устройство содержитвход 1 устройст ва, вход 2 подачи уровня порога обнаружения, формирователь 3 строба, элемент И 4, генератор 5 тактовых импульсов; счетчик 6, дешифратор 7, группудйфферен-"цирующих элементов 8; ключ 9, элемент НЕ10, интегратор 11, элемент 12 задержки, группу элементов И 13, две группы ключей 14 и 15, группу триггеров 16, элемент И 17, два элемента ИЛИ 18 и 19, интегратор 20,стробируемый компаратор 21, состоящий из элемента И 22 и компаратора 23, формирователь 24 сброса, реализованный на тригге- ре 25 и элементе 26 задержки, и выход 27 устройства. 1 ил.1718147 5 10 20 25 30 35 40 45 50 Изобретение относится к измерительной технике и может быть использовано для измерения временного положения импульсов.Цель изобретения - повышение быстродействия формирователя за счет согласования времени задержки видеоимпульса с его длительностью.На чертеже представлена структурная схема формирователя центра площади видеоимпульсов.формирователь содержит вход 1 устройства, вход 2 подачи уровня порога обнаружения, формирователь 3 строба, представляющий собой компаратор, первый элемент И 4, генератор 5 тактовых импульсов, счетчик 6, дешифратор 7, группу дифференцирующих элементов 8, ключ 9. элемент НЕ 10, первый интегратор 11, элемент 12 задержки, группу элементов И 13, первую группу ключей 14, вторую группу ключей 15, группу триггеров 16, второй элемент И 17, первый элемент ИЛИ 18, второй элемент ИЛИ 19, второй интегратор 20, стробируемый компаратор 21, состоящий из элемента И 22 и собственно компаратора 23, формирователь 24 сброса, реализованный на триггере 25 и элементе 26 задержки, причем прямой.и инверсный выходы триггера 25 являются соответственно первым и вторым выходами формирователя 24 сброса, выход 27 устройства, причем вход устройства 1 соединен с сигнальным входом ключа 9 и с первым входом формирователя 3 строба, второй вход которого служит входом 2 подачи уровня порога обнаружения, выход ключа 9 соединен с сигнальным входом первого интегратора 11 и входом элемента 12 задержки, выход первого интегратора 11 соединен с первым входом стробируемого компаратора 21, выход формирователя 3 строба соединен с управляющими входами ключа 9 и первого интегратора 11, с первым входом первого элемента И 4 и:с входом элемента НЕ 10, отводы элемента 12 задержки соединены с сигнальными входами соответствующих ключей первой 14 и второй 15 групп ключей, выходы первой группы ключей 14 объединены первым элементом ИЛИ 18, выход которого соединен с сигнальным входом второго интегратора 20, выход которого соединен с вторым входом стробируемого компаратора 21, выходы второй группы ключей 15 заземлены, выход генератора 5 тактовых импульсов соединен с вторым входом первого элемента И 4, выход которого соединен со счетным входом счетчика 6, разрядные выходы которого соединены с соответствующими входами дешифратора 4 7, соответствующие выходы которого черезэлементы группы дифференцирующих элементов 8 соединены с первыми входами соответствующих элементов И группы элементов И 13,Выходы элементов И группы элементов И 13 соединены с единичными входами соответствующих триггеров группы триггеров 16, инверсные выходы которых соединены с входами второго элемента И 17, выход которого соединен с вторыми входами всех элементов И группы элементов И 13, третьи входы которых соединены с выходом элемента НЕ 10, а четвертые входы - с вторым выходом формирователя 24 сброса, прямые выходы триггеров группы триггеРов 16 соединены с управляющими входами соответствующих ключей первой группы ключей, а также с соответствующими входами второго элемента ИЛИ 19; выход которого соединен с управляющими входами второго интегратора 20 и стробируемого компаратора 21,вход которого соединен с нулевыми входами всех триггеров 16 группы триггеров, выходом формирователя 27, входом формирователя 24 сброса, первый выход которого соединен с управляющими входами ключей 15 второй группы ключей и с установочным входом счетчика 6.В качестве элемента ИЛИ 18 может использоваться диодная сборка К 542 НДЗ (или несколько таких сборок с объединенными. выходами), выполняющая роль диодной развязки по, выходам первой группы ключей 14.формирователь работает следующим образом,В исходном состоянии нулевой уровень с выхода формирователя 3 строба размыкает ключ 9 и входной ключ интегратора 11, закрывает элемент И 4, блокируя прохождение импульсов генератора 5 тактовых импульсов через элемент И 4 на вход счетчика 6, инвертированный элементом НЕ 10 единичным уровнем присутствует на третьих входах элементов И 13. Счетчик 6 и триггеры 16 в нулевом состоянии, Единичные уровни на инверсных выходах триггеров 16 приводят к появлению единичного уровня на выходе элемента .И 17, поступающего на вторые входы элементов И 13, Нулевые уровни с прямых выходов триггеров 16 размыкают соответствующие ключи 14 и через элемент ИЛИ 19 входной ключ интегратора 55 20, а также блокируют работу стробируемо го компаратора 21. Триггер 25 формирователя 24 сброса обнулен. Единичный уровень с второго выхода формирователя 24 сброса поступает на четвертые входы элементов И 13. Нулевой уровень с первого выхода фор5 10 15 20 25 30 4.0 45 50 55 мирователя 24 сброса размыкает ключи 15 и ключи в цепях обнуления интеграторов 11 и 20,Поступающий по входу 1 видеоимпульс сравнивается в формирователе 3 строба с уровнем порога обнаружения Опор. Пусть в момент времени ц выполняется условиеОвх ОпорПри этом на выходе формирователя 3 строба:устанавливается единичный уровень, который разрешает прохождение импульсов от .генератора 5 тактовых импульсов через элемент И 4 на счетный вход счетчика 6, замыкает ключ 9 и входной ключ интегратора 11. Видеоимпульс подается на вход элемента 12 задержки, используемого, как аналоговая память, и интегрируется в интеграторе 11. На выходе элемента НЕ 10 йоявляется нулевой уровень, закрывающий элементы И 13 на время существования импульса по уровню обнаружения Опор.В последовательные моменты времени, разнесенные на й от момента времени ц, где й- время задержки между соседними отводами, элемента 12 задержки, и период тактовых импульсов генератора 5 тактовых импульсов на выходах соответствующих элементов группы дифференцирующих элементов 8 возникает импульс напряжения, .дальнейшее распространение которого блокируется закрытыми элементами И 13, К моменту времени с 2 пересечения Спадом видеоимпульса порога обнаружения Опор в интеграторе 11 будет накоплено напряжение О,.характеризующее полную площащь видеоимпульса. На выходе формирователя 3 строба появляется отрицательный единичный перепад, который, преобразованный, элементом НЕ 10 в единичный уровень, подается на третьи входы элементов И 13, Установившийся нулевой уровень с выхода формирователя 3 строба блокирует прохождение импульсов генератора 5 тактовых импульсов через элемент И 4 на счетный вход счетчика 6, размыкает ключ 9 и входной ключ интегратора 11, Перепад напряжения, возникающий в ближайший момент времени тз на выходе соответствующего элемента группы дифференцирующих элементов 8, проходит через соответствующий элемент И 13 и перевОдит соответствующий триггер 16 в единичное состояние, что приводит к появлению нулевого уровня на выходе элемента И 17 и единичного уровня на выходе элемента ИЛИ 19, а также замыканию одноименного с триггером ключа 14. Нулевой уровень с выхода элемента И 17 закрывает элементы И 13, Единичный уровень с выхода элемента ИЛИ 19 разрешает выдачу результата сравнения на выход стробируемого компаратора 21, замыкает входной ключ интегратора 20, что приводит к подаче на вход последнего видеоимпульса с элемента 12 задержки через соответствующий ключ 14 и элемент ИЛИ 18. Интегра-. тор 20 имеет постоянную времени интегрирования а два раза меньшую, чем интегратор 11, что обеспечивает в два раза большую скорость накопления подаваемого напряжения.Подбором постоянной времени интегрирования интегратора 20 можно осуществить деление площади импульса в любом заданном отношении. В момент равенства напряжений на входах стробируемого компаратора 21 на его выходе появляется единичный перепад, который характеризует положение центра площади видеоимпульса и выдается на выход 27 устройства. Этим же перепадом обнуляются триггеры 16 и устанавливается в единичное состояние триггер 25 формирователя 24 сброса. Это приводит к появлению единичного уровня на выходе элемента И 17 и одновременно нулевого уровня на инверсном выходе триггера 25, что удерживает элементы И 13 в закрытом состоянии.Обнуление триггеров 16 вызывает нулевой уровень на выходе элемента ИЛИ 19, который размыкает входной ключ интегра 35 тора 20 и блокирует выдачу результатовсравнения со стробируемого компаратора 21. Единичный уровень с прямого выхода триггера 25 замыкает ключи 15, обнуляет счетчик 6, причем отрицательный перепад напряжения на выходах дифференцирующих элементов блокируется цепями диодной развязки на соответствующих входах элементов И 13, замыкает ключи в цепях разряда интеграторов 11 и 20. Время существования единичного уровня на прямом выходе триггера 25 определяется величиной задержки элемента 26 задержки и выбирается равным Ьс - времени обнуления дискретыэлемента 12,задержки, если Ь 1 больше времени обнуления интеграторов 11 и 20, и равным времени обнуления интеграторов 11 и 20 в противном случае, Единичный перепад с выхода элемента 26 задержки обнуляет триггер 25, переводя формирователь в исходное состояние,Формула изобретения Формирователь центра площади видеоимпульсов, содержащий два интегратора,718147 Составитель Л. СтройковаТехред М.Моргентал Корректор О. Кундри к Редактор В. Данко Заказ 879 ТиражПодписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-ЗБ, Раушская наб 4/5 Производственно-издательский комбинат "Патент.", г. Ужгород, ул,Гагарина, 101 элемент задержки, стробируемый компара тор, формирователь сброса и формирователь строба, причем выходы первого и второго интеграторов: соединены с первым и вторым входами стробируемого компара тора, выход которого является выходом устройства, первый выход формйрователя сброса соединен с установочными входами интеграторов, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия за счет 10 согласования времени задержки видеоимпульса с его длительностью, в него введены ключ, элемент НЕ, два элемента И, тенератор тактовых импульсов, счетчик, дешифратор, группа дифференцирующих элементов, 15 два элемента ИЛИ, группа элементов И, две группы ключей, 1 руппа триггеров, причем вход устройства соединен с сигнальным входом ключа и первым входом формирователя:строба, второй вход которого является 20 входом подачи уровня порога обнаружения, выход ключа соединен с сигнальным входом первого интегратора и входом элемента задержки, выход формирователя строба соединен с управляющими входами ключа и 25 первого интегратора, с первым входом первого.элемента И и с входом элемента НЕ, отводы элемента задержки соединены с сигнальными входами соответствующих ключей первой и второй групп, выходы ключей 30 первой группы подключенык соответствующим входам первого элемента ИЛИ, выход которого соединен с сигнальным входом второго интегратора, выходы ключей второй группы заземлены, выход генератора тактовых импульсов соединен с вторым входом первого элемента И, выход которого соединен. со счетным входом счетчика, разрядные выходы которого соединены с соответствующими входами дешифратора, выходы которого через дифференцирующие элементы соединены с первыми входами соответствующих элементов И группы элементов Ивыходы которых соединены с единичными входами. соответствующих триггеров, инверсные выходы которых соединены с входами второго элемента И, выход которого соединен с вторыми входами элементов И группы элементов И, третьи входы которых соединены с выходом элемента НЕ, а четвертые входы - с вторым выходом формирователя сброса, прямые выходы триггеров соединены с управляющими входами соответствующих ключей первой группы, а также с соответствующими входами второго элемента ИЛИ, выход которого соединен с управляющими входами второго интегратора и. стробируемого компаратора, выход которого соединен с нулевыми входами триггеров, и входом формирователя сброса, первый выход которого соединен с управляющими входами ключей второй группы и с установочным входом счетчика,