Устройство для приема и передачи цифровой двоичной информации

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 9) (1 1. 25/ ИЗОБР ИДЕТЕЛЬСТВ И А Р ТОРСНОМ ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР(71) Коми научный центр Уральскогоотделения АН СССР(56) Авторское свидетельство СССРУ 1608817, кл, Н 04 1. 25/40.(54) УСТРОЙСТВО ДЛЯ ПРИЕМА И ПЕРЕДАЧИЦИФРОВОЙ ДВОИЧНОИ ИНФОРМАЦИИ(57) Изобретение относится к радиотехнике. Цель изобретения - увеличение пропускной способности при обмене циФровой инФормации, Устройствосодержит тактовый генератор 1, усилитель 2, Фильтр 3 нижних .частот, Формирователь 4 прямоугольных импульсов,счетчики 5, 11, 29, дешиФраторы 6,12, 30, КЬ-триггеры 7) 13, 15, тригмгер 8, "БуФер заполнен", элементыИЛИ 9, 34, блоки задержки 14, 16, 1028, 32, регистры 17,22 сдвига, блок18 потребителя инФормации 1)триггеры20, 27, 19, источник 21 инФормации,элементы И 23, 24, делители 25, 35,частоты, мультиплексоры 26, 31, эле "мент ИСКЛИЧАЮЩЕЕ И 11 И 33. Изобретениеблагодаря передаче сигналов квитированием во время паузы между импульсами и изменению длительности паузы впроцессе ее Формирования позволяетувеличить пропускную способность.Изобретение относится к техникеприема и передачи цифровой информацни,Цель изобретения - увеличение5пропускной способности при обменециФровой информации,На чертеже изображена структурнаяэлектрическая схема предложенногоустройства, 10Устройство содержит тактовый генератор 1, усилитель 2 Фильтр 3 нижнихчастот, формирователь 4 прямоугольныхимпульсов, первый счетчик 5, первыйдешифратор б, первый ВЯ-триггер 7,триггер 8 "Буфер заполнен", первыйэлемент ИЛИ 9, третий блок 10 задеряс"ки, второй счетчик 11, второй дешидх"ратор 12, второй ЯВ-триггер 13, первый блок 14 задержки третий ВЯтриггер 15, второй блок 16 задержки,первый регистр 17 сдвига, блок 18потребителя информации, третий )3 триггер 19, первьгй Р"-триггер 20, источник 21 инФормации, второй регистр22 сдвига, второй второй первыйэлементы И 23, 24, первый делитель 25частоты, первый мультиплексор 2 Ь,второй Б-триггер 27, четвертый блок28 задержки, третий счетчик 29, третий дешифратор 30, второй мультиплексор 31, пятый блок 32 задержки, эле 1 мент ИСКЛ 10 ЧЛН)11 ЕЕ ИЛИ 33, второй эле,мент И 31 И 34, второй делитель 35 час-,Устройство работает следующим образом,Делитель 25 частоты делит частотутактового генератора 1 и Формируетна своих трех выходах три последова 40тельности импульсов, с разным периодом Т 1( Т 2( ТЗ поступающие на мультиплексор 2 Ь, Выбор серии импульсовна выходе мультиплексора 26 зависитот значения сигналов на его управляв"45щих входах. Делитель 35 частоты делитвходные импульсы на два, По переднемуФронту каждого импульса с. выходамультиплексора 2 Ь происходит синхронизация счетчиков делителя 25 частотыпутем сброса их в 0 , Данные от11 т50источника 21 информации записываютсяв параллельном коде в регистр 22.Строб сопровождения данных устанавливает в нуль счетчик 9. Очереднымзадним фронтом импульса с выхода де 55лителя 35 частоты 0-триггер 27 устанавливается и с с гояние, разрешающеечерез элемент И 2 выполнение сдвига в регистре 22 и счет числа переданныхбит счетчиком 29, Кроме того, науправляющих входах мультиплексоров26, 31 устанавливаются значения сигналов, обеспечивающие формированиеимпульсов длительностью Т 1 и Т 2, Далее происходит сдвиг данных в регистре 22 по каждому заднему Фронту им-пульсов с выхода делителя 35 частоты,В зависимости от значения очередногобита формируется импульс длительно-,стью Т 1 или Т 2. По окончании передачиполя данных происходит изменениезначения сигнала на выходе дещифратора 30 (код, занесенный в счетчик29, соответствует числу передаваемыхбит в каждом поле данных) и установкаЬ"триггера 27 в состояние, обеспечивающее передачу импульсов синхронизации длительностью ТЗ, прекращениесдвига информации в регистре 22 исчета числа импульсов счетчиком 29.Длительность паузы между Формируеми"ми импульсами зависит от состоянияЭ-триггера 20. Информация о готовности к приему с вьгхода элемента И 31 И 9записывается по каждому переднемуфронту импульса Т 1 с первого выходаделителя 25 частоты и зависит от готовности устройства к приему. СбросВ-триггера 20 выполняется по каждомупереднему фронту импульса на выходемультиплексора 26, Задержка занесения информации о состоянии готовностик приему в 3)-триггер 20 на период импульса Т 1 позволяет подготовитьсяза это время к приему данных с линиисвязи путем считывания потребителеминформациииз регистра 17 и передатьв цикле Формирования паузы междуимпульсами сигнал о готовности кприему. В результате повышаетсяпропускная способность устройства,Сброс 1)-триггера 20 в конце каждого импульса в состояние, обеспечивающее Формирование паузы,между импульсами длительностью Т 2,необходим для устранения влияния наработу устройства переходных процессов. При Формировании импульса синхронизации ТЗ передним Фронтом импульса с третьего выхода делителя 25частоты происходит синхронизация делителя 35 частоты для привязки уров"ня сигнала (высокий уровень - данныеи синхронизация, низкий уровеньсигналы квитирования). Вла) одаря делителю 35 частоты надва па каждомуимпульсу, сформированному на выходемультиплексора 26, происходит изменение уровня сигнала на выходе устройства на противоположное,Выбор длительностей Формируемыхна выходе делителя 35 частоты уровней сигналов осуществляется с помощьвмультиплексоров 31 и элемента И 23,При первом (высоком) уровне сигналана выходе делителя 35 частоты мультиплексор 31 и элемент И 23 обеспечивают формирование пауз на выходемультиплексора 26 длительностью Т 1,Т 2, ТЗ. При втором (низком) уровнесигнала на выходе делителя 35 частотыс помощью элемента И 23 обеспечивается формирование пауз длительностьюТ 1 и Т 2. Причем мультиплексор 31определяет источник информации (сдвиговый регистр 22 или 1)триггер 20),а элемент И 23 блокирует Формированиепауз с длительностью ТЗ при втором(низком) уровне сигнала на выходеустройства, 25Входной аналоговый сигнал из линиисвязи через усилитель 2, Фильтр 3нижних частот и Формирователь 4 пря"моугольных импульсов поступает наблоки 5,17,19,32,33. Спомощью блоков ЗО32,33 по каждому Фронту импульса свыхода Формирователя 4 Формируютсякороткие импульсы, длительность которых определяется задержкой сигналав блоке 32, Эти импульсы; поступающиена установочный входы счетчика 11 итриггеров 13,15, выполняют их сброс"0". В промежутке времени между импульсами происходит измерение дли/тельности паузы с помощьв счетчика 1.1 4 Опутем подсчета импульсов с выходатактового генератора 1, В зависимостиот длительности паузы между импульсами с помощью дешифраторов 12 устанавливаются в "1" триггеры 13, 15. Если 45пауза между импульсами на выходе эле"мента ИСКЛЮЧАИ 1 ЕЕ ИЛИ 33 ТЗ, то обатриггера устанавливаются в " 1", приТ 2 триггер 13. По заднему Фронтувходного импульса происходит сдвигданных в регистре 17. Необходимая задержка обеспечивается блоком 14 задержки, Одновременно происходит счетчисла принятых бит счетчиком 5. Еслипринят хотя бы один бит, то сигналомс выхода дешифратора 6 устанавливает.ся в "1" КЯ-триггер 7, что означает"Приемник занят". После приема всегополя данных с известным Фиксированным числом бит изменяется состояние триггера 8, что через элемент ИЛИ 34 приводит к у"тановке в исходное состояние КЬ-триггера 7. С помощью элемента ИЛИ 9 Формируется сигнал "К приему не готов", поступавщии на информационный вход 1)-триггера 20. Он запоминается по Фронту импульса Т 1, поступающего на тактовый вход 1)- триггера 20. Сигнал "Буфер заполнен" с выхода триггера 8 через блок 10 задержки поступает на вход регистра 17, запрещая сдвиг в нем. Одновремен но -он поступает в блок 18 потребителя информации, После считывания данных из регистра 17 блок 18 устанавливает триггер 8 в исходное состояние, При поступлении импульсов синхронизации длительностью ТЗ выполняется установ ка .в исходное состояние КБ-триггера 7 и счетчика 5 числа принятых бит. Необходимая задержка сигналов синх ронизации обеспечивается блоком 16 задержки, По переднему Фронту входных импульсов происходит занесение сигна ла готовности к приему из КБтриггера 13 в 1)-триггер 19.,Последнее выполняется лишь при отсутствии сигнала на установочном входе 1)-триггера 19 и соответствует завершению передачи .данных. В результате, если источник 21 информации осуществил занесение данных для передачи в регистр 22, то происходит сброс второго 1)-триггера 19 и продолжается передача данных.При рассмотрении работы устройства необходимо учитывать естественные за держки сигнала в каждом блоке.Таким образом, предлагаемое устрой ство благодаря передаче сигналов кви тированием во время паузы между им пульсами и изменению длительности паузы в процессе ее Формирования позволяет увеличить пропускную способность.ф о р м у л а изобретенияУстройство цля приема и передачи цифровой двоичной информации, содер жащее последовательно соединенные уси литель, Фильтр нижних частот, Формирователь прямоугольных импульсов, первый счетчик, первый дешифратор, первый КБ-триггер, первый элемент ИЛИ, первый 1)-триггер, последовательно соединенные тактовый генератор, вто- рой счетчик и второй дешифратор, пер" вый выход которого через последова-1693734 Составитель Н.Лаз Техред, М.Моргент ареваал Корректор А.Осауленко Редактор С,Патрушева Заказ 4085 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент". г.ужгород, ул. Гагарина,10 тельно соединенные второй КЯ-триггер и первый блок задержки соединен с первым входом первого регистра сдвига, выход которого соединен с первым входом блока потребителя информации, выход которого соединен с первым вхо" дом триггера "Буфер заполнен", второй вход и выход которого соединены соответственно с вторым выходом первого дешифратора и вторым входом первого элемента ИЛИ, второй выход второго дерифратора через последовательносоединенные третий КБ-триггер и второй блок задержки соединен с вторым входом первого счетчика и первым вхо дом второго элемента ИЗБ, второй вход второго счетчика соединен с вторыми входами второго и третьего КБ-триггеров, выход Формирователя прямоуголь- ныХ импульсов соединен с вторым вхо дом первого регистра сдвига, третий вход которого соединен с выходом -третьего блока задержки, подключенным к второму входу блока потребителя ин " 25 формации, вход третьего блока задержки соединен с выходом триггера "Буфер заполнен", последовательно соединенные первый элемент И, третий счетчик, третий дешифратор, второй Э-триггер и четвертый блок задержки, первый выход источника информации соединен с первым входом второго регистра сдвига, второй вход которого и вто.- рой вход третьего счетчика соединены с вторым выходом источника информации,35 выход тактового генератора соединен с первым входом первого делителя часа тоты, первый, второй, третий выходы которого соединены соответственно с первым, вторым, третьим входами пер вого мультиплексора, первый вход первого элемента И соединен с выходом. четвертого блока задержки, выход третьего дешифратора соединен с пер вым входом третьего Птриггера, выход первого элемента И соединен с третьим входом второго регистра сдви га, выход которого соединен с первым входом второго мультиплексора, второй / вход и выход которого соединены соот" ветственно с выходом первого Ь"триггера и четвертым входом первого муль типлексора, второй вход второго элемента ИЛИ соединен с выходом триггера "Буфер заполнен" выход второго элемента ИЛИ соединен с вторым входом первого КБ-триггера, а также второй элемент И, пятый блок задержки, при- чем вход усилителя является входом устройства, о т л и ч а ю щ е е с я тем, что, с целью увеличения пропуск - . ной способности при обмене цифровой информации, введены второй делитель частоты и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого подключены соответственно к выходу Формирователя прямоугольных импульсов и пятого блока задержки, а выход соединен с вторым входом второго счетчика, вход пятого блока задержки соединен с вторым входом третьего 0-триггера и подключен к выходу формирователя прямоугольных импульсов, выход первого мультиплексора соединен с первым входом второго делителя частоты, выход которого соединен с первым входом второго мультиплексора, первым входом второго элемента И, вторым входом второго В-триггера и вторым входом первого элемента И, второй вход второго элемента И подключен к выходу четвертого блока задержки, а выход подключен к пятому входу первого мультиплексора, третий выход первого делителя частоты подключен к второму входу второго делителя частоты, выход третьего Р-триггера подключен к входу источникаинформации, выход первого мультиплексора соединен с вторим входом первого делителя частоты и вторым входом первого Э-триггера, третий вход которого соединен с первым выходом первого делителя частоты, третий вход третьего Э-триггера подключен к выхо" ду первого блока задержки, а выход второго делителя частоты является выходом устройства.1