Аналоговый фазометр

(57) Изобретение мо в устройствах измер Цель - повышение сдвига фаз, Аналогов усилители-ограничит 3 и 4, разрядные кл 7 и 8, ограничители мче во СССРО, 1984,СССР(,- 1983,иг.1 ГОСУДАРСТВЕ ННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельсМ 1236899, кл, б 01 й 25/Авторское свидетельствоМ 1132252, кл. 6 01 й 25 жет быть использовано ения фазового сдвига.точности измерения ыа фазометр содержит ели 1 и 2, интеграторы ючи 5 и 6, компараторы 9 и 10 верхнего уровня,1 ВО 7=-К(Оз+ Ол)Ос,1 З ограничители 11 и 12 нижнего уровня и выходной сумматор 13. Цель достигается зд счет использования компараторов 7 и 8 для управления разрядными ключами д пф одни Изобретение относится к технике электрических измерений, э именно к измерению угла фазового сдвига между двумягармоническими сигналами.Цель изобретения - повышение точности измерения сдвига фаз входных сигналов,На фиг 1 приведена структу 1 нэя с-.емдфазометрэ; нэ фиг, 2 - временныс лидгрэммы, 10Фазометр содержит первый 1 1 второй2 усилители-огранич 1 лтели, первый 3 и второй 4 интеграторы, разрядные клю 1 и 5 и б вцепях обратной связи интеграторов первый 7 и второй 8 хомпараторы, первый 9 и 15второй 10 ограничители верхнего уровня,первый 11 и второй 12 ограничители нижнео ургвня 4 выходной сумматор 13 Вхолыусилителей-ограничителей 1 и 2 подкл 1 очены к входным шинам Выход ус 1 л 1 и геля.ог 20рэничителя 1 подключен к первым входаминтеграторов 5 и б и ограничителей 11 и 10Выход усилителя-огрдничител; 2 11 одклк чен к вторым входам интегг,дторов 5 и 6и входам сгрдничи 1 елей 9 и 12, Л ; оды ограничителей 9 и 10 подключены г оотвествег 1- но к прямым входам компараоров 7 и 8, авыходы ограничителей 11 л 12 - к иг 1 версным входам кгэмпараторов 7 и 8. Выходыкомпэраторов 7 и 8 соединены соответственно с управляющими входами ключей 5 иб. Выход интегратора 3 соединен с инверсным входогл сумматора 13, выход интегратора 4 - с прямым входом сумматора 13Выход сумматора 13 является выходом устройства.Фазометр работает следующигл обрдзом.Синусоидальные входные напряженияОси 02 подаются на входы усилителей-ограничителей 1 и 2, которые формиругот нд своих выходах двухполярные прямоугольныеимпульсы Оз и О 4 (фиг. 2 а, б), Амплитудыимпульсов напряжений являю 1 ся одинаковыми и определяются величиной прямого 45падения напряжения нэ диодах ус 1 ллителей-ограничителей 1 и 2, поскольку использованы диоды, изготовленные в единомтехнологическом цикле на одной подложке(например, 2 ДС 223 В) Напряжения Оз и Ол 50 чителей 9- 12 - для гарантированного обеспечения напряжения на одних входах компэрдторов 7 и 8, превышающего напряжение нд их других входах. 2 ил подаются на входы интеграторов 3 и 4 и на входы ограничителей 912. Ограничители 9 и 10 производят ограничение по верхнему уровню, и на их выходах формируются соответственно напряжения Ол и Оз (фиг,2 ж, и). Ограничители 11 и 12 производят ограничение по нижнему уровню, и на их вь хогг ддх формируются напряжения Оз и О 4(фиг. 2 е, к), Напряжения Оз и Ол подаются г э инверсный и и )ямой входы компардторд 7 Напряжения Оз и Ол подаются на прямой и инверсный входы компаратора 8. Наличие ограничителей 9-12 обеспечивает четкость срабатывания коглпараторов 7 и 8 в моменты равенства нулю суммы напряжений Оз Ол за счет гарантированного превыше/ния напряженияОзнадОл , которое достигается регулировкой резистора/ограничителя 11, иОзнадОлдостигаемого регулировкой резистора ограничителя 12 На выходе компаратора 7 появляются прямоугольные импульсы напряжением О, а на выходе компаратора Б - прямоугольные импульсы напряжением Он (фиг. 2 з, л), поступающие на управляющие входы ключей 5 и б,Интеграторы 3 и 4 производят одновременное интегрирование суммы напряжений Оз и О 4 (фиг, 2 в),В промежутке времени от с до с 4 разрядный ключ 5 разомкнут, и выходное напряжение интегратора 3 описывается вы- ражением В промежутке времени от момента сз до Сг 1 разомкнут разрядный ключ б, и выходное напряжение интегратора 4 описывдатся вы- ражением где К 1 - передаточные коэффициенты интеграторов 3 и 4, выбираемые одинаковыми для обоих входов каждого интегратора 3. 4.510 Ое " (От - О 6),20 25 30 35 Каждый из интеграторов 3 и 4 за один цикл разомкнутого состояния своих разрядных ключей производит интегрирование двух соседних раэнополярных импульсов суммы Оз + О 4, при этом благодаря сдвигу циклов интегрирования на половину периода на выходах интеграторов 3 и 4 образуются трапецеидальные импульсы О 6 и О 7 одинаковой формы, но разной полярности (фиг. 2 г). Разность мгновенных значений амплитуд этих импульсов во времени пропорциональна разности 180 и угла фазового сдвига входных сигналов,Выделение разности О 7 - О 6 осуществляете выходным сумматором 13, работа которо-о описывается выражением При этой 4 Геоеда 1.1 чн- л коэффицлент К 2 гьбире 1 ся одинаковы, дл". инверг 1;зуащего н неинвертирующего входов сумматора 13Вдное нгпряженле сумма 1 ора 13 прлве но на фиг, 2 дПоскольку Ьыстродейс 1 вие компараторое з а ите.ьно превышает быстродействие операционн:х усилителей и ограничивагтся нескольким, - 5-7) наносекундами, очность работы фазометра существенно выше. указанное обстоятельство позволяет при сохранении точности расширить частотный диапазон входных сигналов в стооону более высоких частот, Кроме того в даннл 1 устройстве нет необходимости в применении дополнительного двухполярного источчлка питания для смещения сигналов управления, что упрощает схему устройства.Формула изобретения Аналоговый фазометр, содержащий первый и второй усилители-ограничители, первый и второй интеграторы с двумя входными резисторами каждый и со своими разрядными ключами в цепях обратной сзязи, первый и второй блоки управления разрядными ключами и выходной сумматор, причем выводы первых входных резисторов интеграторов соединены с выходом первого усилителя-ограничителя, выводы вторых входных резисторов интеграторов соединены с выходом второго усилителя-ограничителя, а выходы первого и второго интеграторов соединены соответственно с инвертирующим и неинвертирующим входами выходно.о сумматора, о т л и ч а ю щ и йс я тем, что, с целью повышения точности, в него введены два ограничителя верхнего уровня и два ограничителя нижнего уровня, а блоки управления разрядными ключами выполнены в виде компараторов, при этом прямые входы первого и второго компараторов подключены к выходам соответствующих ограничителей верхнего уровня, инверсные входы первого и второго компараторов подключены к выходам соответствующих ограничителей нижнего уровня, входы первого ограничителя нихкнего уровня и второго ограничителя верхнего уровня подключены к выходу первого усилителя-ограничителя, а входы первого ограничителя верхнего уровня и второго ограничителя нижнего уровня подключены к выходу второго усилителя-ограничителя/7 г Составитель М,Катановаедактор Л.Пчолинская Техред М.Моргентал Корректор няк изводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Заказ 2519 Тираж 414 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва, Ж, Раушская наб., 4/5