Устройство для определения среднего арифметического значения

, 5 )БЛИОТЕ 4.А НИ ЕТЕЛЬСТВ ОМУ К АВ ОСУДАРСТВЕН.ЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИРИ ГКНТ СССР ОПИСАНИЕ ИЗОБ(71) Киевский политехнический институт им50-летия Великой Октябрьской социалистической революции(56) Авторское свидетельство СССРВ 1008751, кл. 6 06 Р 15/36, 1981.Авторское свидетельство СССРРЬ 1310840, кл. 6 06 Е 15/36, 1986.(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯСРЕДНЕГО АРИФМЕТИЧЕСКОГО ЗНАЧЕНИЯ(57) Изобретение относится к вычислительной технике и может быть использовано в системах обработки результатов измерений. Цель изобретения - повмавние быстродействия. Устройство сода 1 ржит блок 1 эссоциативной памяти, фмаеиационный сумматор 2, три сумматфре 3,и 1, сумматор-вычитэтель 6, два муьтюмесора 7 и 9, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 12, элемент НЕ 13, элемент И-НЕ 14, 3 еемвнт И 15, два регистра 4 и 17, регистр 20 сдвига, счетчик 21, элемент 22 задержки, генератор 23 тактовых импульсов, За счет анааеа разряд, ных срезов в блоке ассоциативной памяти среднее значение определяется без вычисления суммы чисел за время, не зависящее от их количества. 1 ил., 1 табл.Изобретение относится к вычислительной технике и может быть использовано всистемах обработки результатов измерений,.ель изобретения - повышение быстродействия,На чер 1 еже изображена струк урнаясхема устройства,Устройство для определения среднегоарифметического значения содержит блок 1 10ассоциативной памяти, комбинационныйсумматор 2, первый 3 сумматор, первый регистр 4, второй сумматор 5, сумматор-оычит, тель 6, первый мультиплексор 7, вход 8задания значения К/2 устройства (К - число 15ячеек блока ассоциативной памяти), второймультиплексор 3, входы 10 и 11 заданиязначений соответственно К и -К устройства,элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 12, элементНЕ 13, элемент И - НЕ 14, элемент 15 И, 20третий суммагор 16, второй регистр 17, информационный выход 18 устройства, вход19 запуска устройства, регистр 20 сдвига,счетчик 21, элемент 22 задержки, генератор23 тактовых импульсов и его выход 24, вход 2525 начальной установки разрядности устройства, выход 26 сигнала окончания работы устройства, информационный 27 иадресный 28 входы устройства, вход 29 разрешения зап 1 си устройства. 30Устройство работает следующим образом,Перед началом работы по входу 25 всчетчик , заносится код М ребуемой разрядности результата (полученного среднего ЗЬарифметического).Сигнал запуска, подаваемый по входу19, устанавливает регистр 20 в исходноесостояние (все разряды, кроме старшего,обнулены), устанавливает в нуль регистры 4 40и 17, через элемент 22 задер.кки запускаетгенератор 23 тактовых импульсоо, коорыйначинает формировать на своем выходе 24последовательность импульсов По переднему фронту импульс а с выхода 2 ч инициируется опрос блока 1 ассоциативнойпамяти, на выходах опроса которо;о формируются сигналы совпадения всех слов, тарший разряд которых оавен единицеИнформация с выходов блока 1 подается на вхсды комбинационного сумматор 2,на выхсде ксторогс формируется двоиныикод С 1 суммы единиц, стоящих в текущем (впервом такте - сч аршем) разряде чисел, храняшихся в блоке 1, Далее код С 1 поступ.;от 55на пероые входы сумматорз 3, и так как аего вторые входы поступает код с регистра4, в первом такте состоящий из нуле" ч о навыходе формируется код 51 С если-К/251К/2 где К - коли ество чисел,хранящихся в блоке 1, то к текущему значению результата, хранящемуся в регистре 17, прибавляется нуль, если Я 1К/2 - к результату прибавляется единица, а из суммы 51 еычитается число К. Если 51 К/ из результата вычитается единица, а к сумме 51 и оиба ел я ется число К.Списанная операция осуществляется в следующей последовательности. Для сравнения 31 с числом К/2 сумма 51 поступает на первую группу входов сумматора-вычитателя 6, на управляющий вход которого поступает сигнал с выхода переполнения (ВП) сумматора 3, причем при ВП = 1 производится суммирование 31 с числом К/2, которое поступает извне на вторую группу входов су 1 матора - вычитателя 6, в противном случае производится вычитание К/2 из Я 1. Сигнал гереноса формируемый при этом, посчупает на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12, на второй вход которого поступает значение бита ВП. Если значения на обоих входах элемента 12 равны, это значит, что Я 1 принадлежит интервалу -К/2; К/2) и, соответственно, сигнал с элемента 12, который поступает на младший разряд первой группы входов сумматооа 16, равен нулю. Старшие разряды первой груг 1 пы входов блока 16 формируются с выхода элемента И 15, на входы которого посгупает сигнал с элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 и сигнал с элемента И - НЕ 14, на входы которого поступают соответственно сигнал переноса с сумматора-выцитагеля 6 и значение бита ВП, инвертированное на элементе НЕ 13На оторую группу входов сумматора 16 поступает содержимое регистра 17, сдвигаемое при передаче за счет соответствующей коммутации входов сумматора 16 и выходов регистра 17 результата. Сигнал с элемента 12, управляющий мультиплексором 7, при равенстве сигналов на входах, коммутирует на выход результат с сумматора 3, в противном случае - результат с сумматора 5, где производится операция сложения суммы 51 с числом К или вычитание на 51 числа К. Под воздействием бита ВП, равного единице, на вторую группу входов сумматора 5 коммутируется через мультиплексор 9 код числа К, чем обеспечивается суммирование. В противном случае на вторую группу входов коммутирустся число (-К) в дополнительном коде, чем достигается реализация операции вычигэния,По заднему фронту импульса с выхода24 производится прием на регис 1 р 4 сдвинутого е сгсрону старших разрядов значения на выходе мультиплексора 7, по заднему фронту сигнала с аь хода 24 производитсязапись результата с сумматора 16 на регистр 17, изменяется содержимое счетчика21 на единицу и производите сдвиг вправосодержимого регистра 20 с заполнением освободившегося разряда нулем. Следующий 5импульс на выходе 24 генератора 23 1 а товых импульсов инициирует опрос следующего разряда в блоке 1 ассоциативнойпамяти в соответствии со сдвинутым кодомна регистре 20 и описанная процедура цо 10вторяется,Последовательность операций повторяется М раэ до тех пор, пока содержимоесчет ика 21 не достигает значения М, Приэтом ч регистре 17 формируется среднее 15арифметическое с точностью до М разрядов, причем старший разряд среднего располагается слева,П р и м е р. Пусть вычисляется среднееарифметическое шести 4 - разрядных чисел, 20записанных в ячейках блока 1 в виде:1010010010010110 2510000011Пусть М = 6, тогда работа устройстваможет быть описана данными, приведенными в таблице. 30Формула изобретенияУстройство для определения среднегоарифметического значения, содержащеесчетчик, элемент задержки, блок ассоциативной памяти, комбинационный сумматор, 35первый сумматор, два регистра, регистрсдвига, элемент И и генератор гактовых импульсов, причем вход запуска устройствасоединен с входом элемента задержки и сустановочными входами первого и второго 40регистров и регистра сдвига выходы регистра сдвига соединены с в,одали опроса имаскирования блока ассоциативной памяти, выходь, которого соединены с входамикомбинационного сумматора, выход которого подключен к первому входу первогосумматора, второй вход которого соединенс выходом первого реистра, вход начальной установки счетчика является входом начальной установки разрядности п 50устройс 1 ва выход переполнения счетчикаявляется выходом сигнала окончания вычислений устройства, о т л и ч а ю щ е е с ятем, что, с целью повышения быстродейстзия, в него введены два сумматора, сумматор - вычитатель, два мультиплексора.элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ, элемент И - НЕ, причем выход элемента задержки подключен к входу запуска генератора тактовых импульсов, выход которого подключен к входу управления сдвигом регистра сдвига, к входу управления опросом бгока ассоциативной памяти, к тактовым входам первого и второго регистров и к счетному входу счетчика, выход переполнения которого соединен с входом останова генератора тактовых импульсов, выход первого сумматора соединен с первым входом второго сумматора, с первым информационным входом сумматора - вычитателя и с первым информационным входом первого мультиплексора,- й разрядный выход которого ( = 1,п) подключен со сдвигом в сторону старших разрядов к ( - 1) - му разрядному входу первого регистра, первый и второй информационные входы второго мультиплексора яавляются соответственно входами задания значений К и -К устройства (К - кисло ячеек блока ассоциативной памяти), выход второго мультиплексора подключен к второму входу второго сумматора, выход которого соединен с вторым информационным входом первого мультиплексора, адресный вход которого подключен к первому входу элемента И, младшему разрядному входу первого слагаемого третьего сумматора и к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с выходом переполнения сумматора-вычитателя и с первым входом элемента И - НЕ, а второй - с выходом переполнения первого сумматора, с адресным входом второго мукльтицлексора и с входом элемента НЕ, выход которого подключен к входу управления режимом сложение - вычитание сумматора - цычитателя и к второму входу элемента И - Н Е, выход которого соединен с вторым входом элемента И, выход которого подключен к разрядным входам, кроме младшего, первого слагаемого третьего сумматора, выход которого соединен с информационным входом второго регистра. разрядные выходы которого, являющиеся разрядными выходами устройства, подключены со сдвигом в сторону старших разрядов к разрядным входам второго слагаемого третьего сумматора, второй информационный вход сумматора - вычитателя является входом задания значения К/2 устройства, информационный и адресный входы и вход разрешения записи блока ассоциативной памяти являются соответственно информационным и адресным входами и входом разрешения записи устройства.1658169 П р и м е ч а н и в, Код 011011 формируется на регистре 17 результата по заднему фронту тактового импульса,Составитель Е. ХуртинТехред М.Моргентал Корректор М.Кучерявая Редактор И. Дербак Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Заказ 1714 Тираж 419 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 11 ЭОЭ 5, Москва, Ж-Э 5, Рауаская наб, 4/5