Устройство для поиска максимального числа

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 5652 119) (1 51)5 6 06 Р 7/ ИЕ ИЗОБРЕТЕНИЯ П ройствам для поиска максимального числа, и может быть использовано в качестве составной части блока нормализации порядка чисел с плавающей запятой в ЭВМ, комплексах и системах на модулях с большой степенью интеграции. Целью изобретения является повышение быстродействия, Устройство содержит регистр 1 управления. вход 2 "Начало работы" устройства, регистры 3 чисел, триггер управления 4, элемент ИЛИ 5, управляющий выход 6 устройства, элемент И 7, генератор 8, элемент задержки 9, сумматоры 10, элементы И-ИЛИ 11, входы 12 чисел устоойства, информационные вы ходы 13 устройства, группа элементов И 14, элемент И-Н Е 15, группу триггеров 16, сдвиговый регистр 17, дешифратор 18. 1 ил. кии институтской социал равл к автоматике астности к ус ментов И 14, эгеров 16, сдвиратор 18. Устройство работает следующим обра(с зом.По сигналу "Начало работы", поступаю- Ощему по входу 2, с информационных входов, И 12.1 устройства на регистры 3,1 чисел посту- ,1 Я1 пают двоичные числа, подлежащие анализу, Сд на максимум, По сигналу "Начало работы";регистр 1 управления устанавливается в исходное состояние 16000; сдвиговый регистр 17 устанавливается в исходное состояние 1 Щ).; триггеры 16 Л (1 " 1, и) устанавливаются в состояние 6; триггер 4 управления устанавливается в состояние 1.Единичный сигнал на выходе триггера 4 управления через элемент И 7 подключает генератор 8 ко всем входам разрешения ма ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР КОМУ СВИДЕТЕЛЬС(71) Киевский политехничесим. 50-летия Великой Октябрьстической революции(56) Авторское свидетельство СССРМ 911510, кл, 6 06 Е 7/04, 1980.Авторское свидетельство СССРМ 959065, кл. 6 06 Р 7/04, 1980,(54) УСТРОЙСТВО ДЛЯ ПОИСКА МАКрлАЛЬНОГО ЧИСЛА(57) Изобретение относитсявычислительной технике, в ч Изобретение относится к автоматике ивычислительной технике, в частности к устройствам поиска максимального числа, иможет быть использовано в блоках, нормализации порядка чисел с плавающей запятой в системах с большой степеньюинтеграции.Цель изобретения - повышение быстродействия устройства и сокращение аппаратурных затрат,На чертеже приведена структурная схеустройства,Устройство содержит регистр 1 управления, вход 2 "Начало работы" устройства,регистры 3 чисел, триггер 4 управления, элемент ИЛИ 5, управляющий выход 6 устройства, элемент И 7. генератор 8, элемент 9задержки, сумматоры 10, элементы И-ИЛИ11, входы 12 чисел устройства, информационные выходы 13 устройства, группу элемент И-НЕ 15, группу триг вый регистры 17 и дешиф10 20 25 30 35 40 45 50 ся единичным суммирования (первым управляющим входам) сумматоров 10= 1, и, а также кразрешающему выдачу кода входу(второмууправляющему входу) регистра 1, Одновременно этот сигнал через соответствующиеэлементы 11, И-ИЛИ подключает генератор8 к разрешающим выдачу кода входам регистров 3 Описанные сигналы на входах указанных элементов устройства определяютвыполнение операций суммирования кодованализируемых чисел и текущего кода второго числа на соответствующих сумматорах10.,Формируемый определенным образом(описанным ниже) в течение цикла работыустройства код второго числа (на регистре 1)позволяет при суммировании его в каждом)-м такте работы устройства с кодом -гоанализируемого числа определить в этомтакте содержимое 1-го разряда -го числа посостоянию инверсного выхода переполнения -го сумматора 10., В зависимости отсодержимого )-го разряда соответствующего регистра 3, инверсный выход переполнения -го сумматора 10, в )-м тактеустанавливается в "1" или "0".С инверсных выходов переполнениясумматоров сигналы поступают на входыдешифратора 18. Дешифратор 18 формирует на своих выходах сигналы, свидетельствующие о том, что в состоянии "0" в данномтакте находится единственный выход переполнения -го сумматора 10 т,е, только уодного анализируемого числа данный разряд единичный,В последнем случае это число будетмаксимальным, и сигнал с соответствующего выхода дешифратора 18 через соответствующий элемент И-ИЛИ подается наразрешающий выдачу кода входрегистра 3.анализируемых чисел, и код числа с этогорегистра поступает на информационные выходы 13. устройства, При этом сигнал с выхода дешифратора 18 через элемент ИЛИ 5подается на нулевой вход триггера 4, устанавливая его в , и тем самым отключаетгенератор 8 от схемы,Одновременно этот сигнал являетсясигналом конца работы, устройство заканчивает свою работу и готово к анализу следующей последовательности чисел.В случае, если в "1" установлены все илинесколько инверсных выходов переполнения сумматоров 10., происходит следующее,Сигналы с инверсных выходов переполнения сумматоров 10. подаются на входыэлемента И-Н Е 15, который формирует единичный сигнал, поступающий на первыеобъединенные по И вкоды установки в единичное состояние всех триггеров 16,. Если при этом на вторые объединенные по И входы соответствующих триггеров 16. подается единичный сигнал с инверсных выходов переполнения соответствующих сумматоров 10, то соответствующий триггер 16. устанавливается в "1" и сигнал с его единичного выхода поступает на второй управляющий вход соответствующего сумматора 10 Тем самым блокируется работа соответствующего сумматора 10., и этот сумматор, а значит, и соответствующий регистр 3, отключаются от схемы, а именно от дешифратора, элемента И-НЕ 15 и генератора 8, так как нулевой сигнал с нулевого выхода триггера 16. подается на входы соответствующих элементов И-ИЛИ 11 Таким образом, число на соответствующем регистре 3. исключается из анализа.В случае, если все инверсные выходы переполнения сумматоров 10. в данном такте установятся в "1", т.е. соответствующий разряд всех анализируемых чисел нулевой, то отключения регистров 3. не происходит, так как единичный сигнал на выходе элемента И-НЕ 15 сформирован не будет,Код второго числа на регистре 1 формируется в начале работы устройства, как описано выше, и далее для каждого -го такта в каждом (-1)-м такте следующим образом,Одновременно с появлением на выходах элементов И-ИЛИ 11сигналов, поступающих через эти элементы на первые управляющие входы регистров 3. от генератора 8, с выхода элемента 9 задержки на второй управляющий вход сдвигового регистра 17 поступает задержанный на соответствующее время единичный сигнал, Происходит сдвиг содержимого этого регистра 17 на один разряд вправо. Соответствующий разряд регистра второго числа 1 в результате этого устанавливается в "1", В зависимости от того, имело ли место переполнение хотя бы одного сумматора 10. в данном такте работы устройства, что определяется состоянием выхода элемента ИНЕ 15., предыдущий разряд регистра 1 обнуляется (переполнение было) или остаетОбнуление происходит подачей на нулевой вход соответствующего разряда регистра 1 сигнала с выхода соответствующего элемента 14 на первый вход которого(как и всех элементов 14.) подается сигнал с выхода элемента И-НЕ 15, а на второй - сигнал с установившегося после сдвига в состояние "1" разряда сдвигового регистра 17.Таким образом, в следующем такте путем суммирования сформированного кода второго числа с каждым кодом анализируемых чисел на соответствующем сумматоре 10, по состоянию инверсных выходов пере полнения этих сумматоров проводится анализ очередного битового среза анализируемых чисел, зафиксированных на регистрах 3., не отключенных от схемы.Далее сформированный генератором 8 10 очередной импульс появляется на первых управляющих входах сумматоров 10., регистров 3, и регистра 1, и описанный процесс повторяется, Если ситуация возникновения единственного нуля на выходах переполне ния сумматоров 10. не возникла, то как тол ько в (а+1)-м разряде сдвигового регистра 17 появляется единичный сигнал, этот сигнал через элементы И-ИЛИ 11. поступает на первые управляющие входы всех не отключеннчх регистров 3. и коды чисел с этих регистров поступают на информационные выходы 13. устройства, Единичный сигнал через элемент ИЛИ 5 поступает на нулевой вход триггера 4 управления, отклю чая при этом генератор 8 от схемы. Этот же сигнал одновременно является сигналом "Конец работы" и появляется на управляющем выходе 6 устройства. Таким образом, устройство закончило полный цикл работы 30 и готово к сортировке очередной последовательности чисел.Формула изобретенияУстройство для поиска максимального числа, содержащее и регистров чисел, груп пы триггеров, элемент И-НЕ, генератор импульсов, элемент задержки, элемент И, элемент ИЛИ, триггер управления, дешифратор, группу элементов И, о т л и ч а ю щ ее с я тем, что, с целью повышения быстро действия и сокращения аппаратурных затрат, в него введены п сумматоров, и-элементов И-ИЛИ, регистр управления, сдвиговый регистр, вход установки которого является входом "Начало работы" устрой ства и соединен с первым управляющим входом регистра управления, с входом установки в "1" триггера управления, с входами установки в "О" триггеров группы, с входами записи регистров чисел, выходы разрядов 50 которых являются соответствующими информационными выходами устройства и со- единены с входами первых групп соответствующих сумматоров, входы вторых групп сумматоров подключены к выходам разрядов регистра управления, вход установки в "0" триггера управления является управляющим выходом устройства и соединен с выходом элемента ИЛИ, прямой выход триггера управления соединен с первым входом элемента И, второй вход которого соединен с выходом генератора импульсов, а выход - с первыми управляющими входами сумматоров, с первыми входами первых элементов И, элементов И-ИЛИ группы, с вторым управляющим входом регистра управления и через элемент задержки с входом сдвига сдвигового регистра, -й выход которого ( = 2,п, в - количество разрядов) соединен с первым входом (-1)-го элемента И группы и с входом установки в "1" -го разряда регистра управления, вход у - тановки в "0" (-1)-го разряда которого соединен с выходом (-1)го элемента И группы, вторые входы элементов И группы обьединены и соединены с выходом элемента ИНЕ и с первыми объединенными по И входами установки в "1" триггеров группы, вторые обьединенные по И входы установки в "1" которых подключены к выходам пеоеполнения соответствующих сумматоров, к второму входу первого элемента И и к первому входу второго элемента И соответствующих элементов И-ИЛИ, к соответствующим входам элемента И-НЕ и дешифратора, выходы которого соединены с входами элемента ИЛИ и с первыми и вторыми входами третьего элемента И соответствующих элементов И-ИЛИ, выходы которых соединены с управляющими входами соответствующих регистров, информационные входы которых являются входами чисел устройства, вторые входы вторых элементов И элементов И-ИЛИ обьединены и соединены с выходом (в+1)-го разряда сдвигового регистра и с дополнительным входом элемента ИЛИ, вторые входы первых элементов И элементов И-ИЛИ соединены с инверсными выходами соответствующих триггеров группы, прямые выходы которых соединены с вторыми управляющими входами соответствующих сумматоров.1656523 Составитель В, КозловВеселовская Техред М.Моргентал Корректор М. Демчик едак оиэводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина аказ 2052 Тираж 402 ВНИИХИ Государственного комитета по из 113035, Москва, Ж, РПодписноеетениям и открытиям при ГКНТ ССаская наб,. 4/5