Делитель частоты следования импульсов

(51)5 1 03 К 23/66 ИЗОБРЕТЕН мпульсатьсяслиульсзованослии ем ова п ская оты а оты следования и первый и второй мпульсов, информ торых соединеныОСУДАРСТВЕННЫЙ НОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТ(54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАИМПУЛЬСОВ(57) Изобретение относится кной технике и может использоустройствах автоматики и вычи обретение относится . к ной технике и может быть испол в устройствах автоматики и выч тельной техники, в хрониэатора цифровых синтезаторах частот. Цель изобретения - расширени функциональных возможностей пу обеспечения воэможности регулир длительности выходного импульс сохранении его начальной фазы. На фиг. приведена электрич структурная схема делителя час следования импульсов; на фиг.2 электрическая структурная схем сравнения. Делитель част пульсов содержит счетчики 1 и 2 и цнонные входы котельнои техники, в хрониэаторахцифровых синтезаторах частот. Целизобретения - расширение функциональных возможностей путем обесп ения возможности регулирования длительности выходных импульсов присохранении его начальной фазы. Этодостигается введением инвертора 7,элементов И 4, 5, 8 и 9, одновибраторов 10 и 12, блока 14 сравнения ишины 16 опорного сигнала. Устройствотакже содержит счетчикии 2 импульсов, триггер 11, дешифраторы 13 и17, входную,б,кода коэффициента деления 3 и выходную 15 шины. Приведеновыполнение блока 14 сравнения, 1 з.пф-лы, 2 ил. шиной 3 кода коэффициента деления,суммирующий и вычитающий входы первого счетчика 1 импульсов соединеныс выходами соответственно первого ивторого элементов И 4 н 5, первыевходы которых соединены с входнойшиной 6 и через инвертор 7 и первымн входами третьего и четвертогоэлементов И,8 и 9, выходы которыхсоединены соответственно с суммирующим и вичмтающим входами второгосчетчика 2 импульсов, вход записикоторого через первый одновибратор 10соединен. со вторыми входами первогои четвертого элементов И 4 и 9 и спервым выходом триггера 11, второйвывод которого соединен со вторымивходами второго и третьего элементовИ 5 и 8 и через второй одновибратор12 со входом записи первого счетчика1 импульсов, выходы которого через;первый дешиФратор 13 соединены с .первым входом триггера 11 и нейосредственно с первой группой входовблска 14 сравнения, выход которогосоединен с выходной шиной 15, опорный вход - с шиной 16 опорного сигнала, вторая группа входов - с выходами второго счетчика 2 импульсов ичерез второй дешифратор 1 со вторым входом триггера 11,Блок 14 сравнения содержит первыйи второй, цифроаналоговые преобразователи 18 и 19, входы которых соединены соответственно с первой и совторой группами входов блока 14сравнения, выходы - с резестивнымделителем напряжения, состоящим из 20т ех последовательно соединенных ретрзисторов 20, 21 и 22, первый и второйотводи которого соединены соответственно с инвертируюпдм входом первогокомпаратора 23 и с неннвертирующим 25входом второго компаратора 24, выходы которых через элемент ИЛИ 25 соединены с выходом блока 14 сравнения,опорный вход которого соединен с неинвертирующим входом первого и с. инвертирующим входом второго компараторов 23 и 24,Устройство работает следующимобразом.После включения устройства триггер 311 может находиться в одном из двухсостояний. При единичном состояниитриггерасчетчик 1 в режиме суммирования, а счетчик 2 - в режиме вычитания. При нулевом состоянии триггера 11 режимы работы этих счетчиковпротивоположны,При поступлении входного сигналана шину б через открытые элементы4,9 и 5,8 проходят импульсы, которыев одном счетчике суммируются в произвольным в нем числом, а в другом -"вычитаются, При установлении в процессе счета одного из счетчиков внулевое состояние на выходе соответствующего дешифратора 13., 1 сформируется импульс, который воздействуетна триггер 11 и либо подтвердит преж-.нее его состояние, либо переключитего в противоположное состояние. Припереключении триггера 11 на одном изего выходов сФормируется Фронт перепада напряжений который запуститсоответствуюший одновибратор 10 или 12, выходной импульс которого запишет в другой счетчик двоичное число, поступающее по шине 3.Таким образом автоматически установится исходное состояние устройства, при котором в одном счетчике установится режим суммирования и нулевое состояние всех его разрядов,а в другом - режим вычитания и число, равное заданному с шины 3.После этого начичается циклический процесс деления частоты, при котором в одном счетчике в режиме суммирования число монотонно увеличивается от нуля до значения кода на шине 3, а в другом счетчике в режиме вычитаптя, число монотонно уменьшается от значения кода на шине 3 до нуля, и при переключении триггера 11 в противоположное состояние, режимы работы счетчиков меняются и процесс деления частоты возобновляется.Параллельные двоичные коды с выходов разрядов счетчиков 1 и 2 посту" пают в блок 14, где преобразователями 18 и 19 преобразуются в напряжения. Эти напряжения через резистивный делитель, выполненный на резисто" рах 20, 21 и 22, поступают на входы компараторов 23 и 24, где сравниваются с напряжением, поступающим с ши" ны 16. На выходе элемента 25 и на шине 15 Формируется уровень логической единицы всякий раз, когда разность напряжений на первом и втором отводах резистивного делителя напряжения превышает значения напряжения, поступающего с шины 16.Для необходимости организации серии "вложенных" друг в друга выходных импульсов в блок 14 сравнения необходимо ввести дополнительные компараторы и элемента ИЛИ, подклю" чив их аналогично имеющимся, но со своими шинами опорных сигналов.Формула изобретениями1. Делитель частоты следования импульсов, содержащий первый и второй счетчики импульсов, выходы которых соединены с входами соответственно первого и второго дешифраторов, выход первого из которых соединен с первым входом триггера, входную и выходную шины и шину кода коэффициента деления, которая соединена с инФормационными входами первого счетчи=5 165 ка импульсов, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей путем обеспечения возможности регулирования длительности выходного импульса при сохранении его фазы, в него введены инвертор, четыре элемента И, первый и второй одновибраторы, шинаопорного сигнала и блок сравненйя, выход которого соединен с выходной шиной, опорный вход - с шиной опорного сигнала, первая и вторая группы входов соединены с выходами соответственно первого и второго счетчиков импульсов, информационные входы второго счетчика импульсов соединены с . информационными входами первого счетчика импульсов, суммирующий и вычитающий входы которого соединены с выходами соответственно первого и второго элементов И, первые входы которых соединены с входной шиной и через инвертор с первыми входами третьего и четвертого элементов И, выходы которых соединены соответственно с суммирующим и вычитающнм входами второго счетчика импульсов, вход записи которого через первый одновибра-. тор соединен с вторыми входами пер 3156ваго и четвертого элементов И и спервым выходом триггера, второй входкоторого соединен с выходом второго 5дешнфратора, второй выход - с вторы"мн входами второго и третьего элементов И и через второй одновибратор свходом записи первого счетчика им-.пульсов.1 О2. Устройство по п.1, о .т л и -ч а ю щ е е с я тем, что блок сравнения содержит первый и второй цифроаналоговые преобразователи, входыкоторых соединены соответственно спервой и второй группами входов блока сравнения, выходы - с резистивными делителями напряжения, состоящимиз трех последовательно соединен ных резисторов, первый и второй отводы которого соединены соответственно с инвертирующим входом первогокомпаратора и с неинвертирующим входом второго компаратора, выходы кото 25 рых соединены через .элемент ИЛИ с выходом блока сравнения, опорный входкоторого соединен с неинвертирующимвходом первого и с инвертирующим входом второго компараторов.1653156 Составитель Л.СоколоРедактор И.Сегляник Техред Л.Олийнык ор Н.Коро ор оизводственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 10л н аз 1781 Тираж,47 НИИПИ Государственного комитет 113035, Москва, Подписноепо изобретениям и открытиям при ГКНТ СС