Устройство для контроля последовательностей импульсов

(19) (11 06 Р 11/ фпРОЩЯ ОПИСАНИЕ ИЗОБРЕТЕНИ л ьГН":- 1 е - 1 .1,Н,Ткаченко ькинСССР 1985. СССР тв идет свидетельств294348/24,13, С 06 Е 1 6, 1988,ГОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СОР(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕ 1108 АТЕ.ЛЬНОСТЕЙ 1%11 УЛЬСОВ57) изобретение относится к автоматике и вычислительной технике и предназначено для контроля сложных блоков синхронизации, контроллеров, датчиков информации. Отличительной особенностью устройства является то, что оно позволяет проверять последовательности с одновременным присутствием импульсов по разным каналам. Целью изобретения является повышение досто1649548 верности контроля за счет контроляпоследовательностей импульсов с одинаковым периоцом по разным входам,Поставленная цель достигается за счет Изобретение относится к автоматике и цифровой технике и предназначено для проверки сложных блоков синхронизации, контроллеров, датчиковинформации, используемых в автоматизированных системах управления, обработки информации, связи,Цель изобретения - повышение достоверности контроля путем обеспечения контроля последовательностей импульсов с одинаковым периодом по разным входам,На Фиг.1 приведена функциональнаясхема устройства, на Фиг,2 - временные диаграммы его работы.Устройство содержит блок 1 памяти,счетчик 2, с первого по четвертыйкоммутаторы 3-6, первый 7 и второй8 дешифраторы, элемент ИЛИ 9, одновибратор 10, входы 11 контролируемыхпоследовательностей, вход 12 запуска,группу 13 входов номера последовательности,выход 14 ошибки устройства,а также первую 15,вторую 16 и третью17 группы выходов блока 1 памяти,Устройство работает следующим образом.Перед началом работы элементы памяти устройства устанавливаются в"0", Цепи начальной установки наФиг.1 условно не показаны,Импульс, поступивший на вход 12устройства, проходит на вход одновибратора 10, Последний формируетна своем выходе импульс, которыйоткрывает первую группу информационных входов коммутатора 6, и наинформационные входы счетчика 2 коммутируется поступивший на вход 13устройства код номера последовательности, Одновременно импульс, поступивший на вход 12 устройства, черезэлемент ИЛИ 9 поступает на вход разрешения записи счетчика 2, и по егозаднему фронту в счетчик 2 записывается код номера последовательности - адрес первой ячейки . программы, соответствующей контролируемойпоследовательности,введения дешифратора 8, коммутатора 5, элемента ИЛИ 9, одновибратора 10, коммутатора б, 2 ил,10 5 20 25 30 35 40 45 50 5 Адрес из счетчика 2 поступает навходы блока 1 памяти, и из него свыходов 15 и 16 считываются коды номеров входов (например, 11,1 и 11,1соответственно), которые поступаютна входы дешифраторов 7 и 8, а с выхода группы 17 - адрес очереднойячейки блока 1. По поступившим навход кодам дешифраторы 7 и 8 формируют едйничный сигнал соответственно на -м и -м входах и нулевые наостальных, В результате 1-й выходнойсигнал дешифратора 7 открывает 1-йинформационный вход коммутатора 3 изакрывает 1-й информационный входкоммутатора 4, Аналогично 1-й сигналдешифратора 8 открывает 1-й информационный вход коммутатора 5 и закрывает -й информационный вход коммутатора 4,При поступлении импульса на вход11,1 устройства (т,е, при правильнойреализации контролируемой последовательности) он через коммутатор 3 иэлемент ИЛИ 9 проходит на вход разрешения записи счетчика 2. По этомуимпульсу в счетчик 2 записываетсяскоммутированный на его информационные входы (так как управляющий сигнална коммутатор б нулевой) адрес А 1,считанный с выхода группы 17 блока 1памяти. Адрес со счетчика, 2 поступает на вход блока 1 памяти, и он Формирует на своих выходах 15 и 16 кодыномеров входов (например, 11,1 и 11.3соответственно), а на выходе 17 - адрес А,При поступлении импульса на вход11,1 устройства (в соответствии сконтролируемой последовательностью)он проходит через коммутатор 5 насчетный вход счетчика 2, Последнийформирует новый адрес А 1+ 1, в соответствии с которым из блока 1 считается новая информация: с выходов 15и 16 - коды номеров входов (пусть11.1 и 11.х соответственно), а свыхода 17 - адрес Лу (фиг.2 а),Таким образом, если импульс поступает по входу, код номера которо 18105, го считывался с выхода 16 б 1 окапамяти, то в качестве очередногоадреса используется адрес, считанный с выхода 17 блока 1 памяти, аесли импульс поступает ио входу, кодкоторого считывался с выхода 1 б блока 1 памяти, то очередной адрес формируется путем увеличения прелыдуще -го на единицу, Это позволяет обеспечить достоверность контроля приветвлении контролируемой последовательности, Если контролируемая последовательность искажена и очереднойимпульс поступил на другой вход (например, 11.К), то этот импульс непроходит на выходы коммутаторов 3и 5, Однако он проходит через коммутатор 4 и формирует на выходе 14 устройства сигнал ошибки (фиг.26),Аналогично если одновременно с импульсом, соответствующим входной последовательности (например, 11.),поступает импульс, не соответствующий входной последовательности (например, на вход 11.К), то этот им-пульс все равно проходит на выходкоммутатора 4 и формирует на выходе14 сигнал ошибки,По окончании контролируемой последовательности из блока 1 памятисчитывается ячейка, содержащая нулевые коды. В результате на всех задействованных выходах дешифраторови 8 будут нулевые сигналы и коммутатор 4 будет открыт по всем входам,Поэтому любой импульс, поступившийна входы 11,1 - 11,п устройствасформирует сигнал ошибки на выходе14 устройства.Формула изобретенияУстройство для контроля последовательностей импульсов, содержащее блок памяти, счетчик, первый и второй коммутаторы и первый дешифратор, причем информационные входы первого и второго коммутаторов соединены соответственно между собой и являются входами контролируемых последовательностей устройства, первая группа выхолив номера контролируемой послеповательности блока памяти соединенас группой информационных входов пер 5вого дешифратора, группа выходов которого соединена с группой управляющих входов первого коммутатора и первой группойинверсных управляющихвходов второго коммутатора, выходкоторого является выходом ошибки устройства, о т л и ч а ю щ е е с я тем,что, с целью повышения достоверностиконтроля путем контроля последовательностей импульсов с одинаковым15 периодом по разным входам, в неговведены третий и четвертый коммутаторы, второй дешифратор, элемент ИЛИи одновибратор, причем информационные входы третьего коммутатора соеди 20 иены соответственно с информационнымивходами первого коммутатора, выходтретьего коммутатора соединен сосчетным входом счетчика, вторая группа выходов номера контролируемой по 25 следовательности блока памяти соединена с группой информационных входоввторого дешифратора, группа выходовкоторого соединена с группой управляющих входов третьего коммутатора и30 второй группой инверсных управляющихвходов второго коммутатора, выходпервого коммутатора соединен с первым входом элемента ИЛИ, выход которого соединен с входом разрешения записи счетчика, разрядные выходы которого соединены соответственно с адресными входами блока памяти, входзапуска устройства соединен с вторымвходом элемента ИЛИ и входом одновибратора, выход которого соединен спрямым и инверсным управляющими входами четвертого коммутатора, перваягруппа информационных входов которого является входами номера контролируемой последовательности устройства, третья группа выходов номераконтролируемой последовательностиблока памяти соединена с второй группой информационных входов четвертогокоммутатора, группа выходов которо"го соединена с группой информационных входов счетчика,.Король рек аз 1523 Тираж 422 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарин 11 Ю 11 Состав ар Техред