Матричный коммутатор

)иш формирователей 6 -б,импульсов ОЪтока записи У., ш столбцов из и обмо вток 7 записи У, ш усилителей 3- 8 исчитывания,п строк изш основных обмоток (.С)9 считывания и ш дополнительных обмоток лещ10 считывания, и формирователей 11 - (Д11, импульсов тока коммутации, истрок из ш основных запоминающих носителей 12 и ш дополнительных запоминающих носителей 13, п строк из 2 шкоммутационных дискретных носителей Ъф14 и 2 ш компенсирующих дискретныхносителей 15, п строк из двух коммутационных шин 16, общую шину 17,управляющих входов 18 -18 в Х,управляющих входов 191 -19 щ У. иинформационных входов 20, -20 л, и принципи- предложен и ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР(71) Ленинградский институтного приборостроения(56) Авторское свидетельство СССРУ 1307577, кл, Н 03 К 17/80, 1987Авторское свидетельство СССРР 1491309, кл, Н 03 К 17/80, 1988(57) Изобретение относится к обавтоматики и вычислительной техв частности, к устройствам дляэлектронной коммутации цифровыхналов, и может быть использовано Изобретение относится к автоматике и вычислительной технике, а именно к устройствам, предназначенным для систем электронной коммутации цифровых сигналов, и может быть использовано в качестве межпроцессорного коммутатора с сохранением маршрута коммутации при отключении питания в мультипроцессорных вычислительных системах,Целью изобретения является повышение помехоустойчивости за счет уменьшения перекрестных помех.На чертеже представлена альная электрическая схема ного устройства.Матричный коммутатор содержит и формирователей 1 - 1 п импульсов тока записи Х, и строк из ш обмоток 2 записи Х, и формирователей 3 -3 и имкачестве межпроцессорного коммутаторс сохранением маршрута коммутациипри отключении питания мультипроцессорных вычислительных систем, Бельюизобретения является повышение помехоустойчивости, что достигаетсяпутем уменьшения перекрестных помех,Это позволяет расширить область применения матричного коммутатора, снизить требования к электронному обрамлению, т,е. создать возможность дляширокого использования матричногокоммутатора в микропроцессорных системах в качестве межпроцессорного комутатора высокой надежности, а такжев специализированных матричных операционных устройствах свертки цифровыхсигналов, 1 илвходов 21 -21,стирания, ш выходов 221 -22Вход каждого иэ формирователей11 -1 П импульсов тока записи Х соединен с соответствукщим управляющим5входом 18 -18 п Х коммутатора, а выход - с первым выводом соответствующей строки из ш последовательно согласно соединенных обмоток 2 записиХ, второй вывод каждой строки соединен с общей шиной 17. Вход каждогоиэ формирователей 31 -3 и импульсовтока стирания соединен с соответствующим входом 2.1 -21 п стирания коммутатора, а выходс первым выводом соответствующей строки из ш последовательно согласно соединенныхгрупп обмоток стирания, а каждаягруппа состоит из последовательносогласно соединенных основной обмотки .4 стирания и дополнительной обмотки 5 стирания, причем вторые выводыстрок. соединены с общей шиной 17,Вход каждого из Формирователей 6-бимпульсов тока записи У. соединенс соответствующим управляющим входом19 -19, 7 коммутатора, а выход соединен с первым выводом соответствующего столбца из и последовательносогласно соединенных обмоток 7 записи 7, а вторые выводы столбцов соединены с общей шиной 17, Входы каждого нз усилителей 8-8 и, считываниясоединены с обоими входами соответствующих столбцов из и последователь 35но включенных групп обмоток считывания,.причем каждая группа состоитиз последовательно встречно включенных основной обмотки 9 считывания и40дополнительной обмотки 10 считывания,, а выход каждого иэ усилителей 818, считывания соединен с соответствующим выходом 22 1 -22 п 1 коммутатора.Вход каждого из Формирователей 114511 п импульсов тока коммутации соедийек с. соответствующим информацион-.ньв вхрдом 20 -2011 коммутатора, а,выход - с соответствующей строкой издвух параллельно соединенных шин1 Ь коммутации, вторые выводы которых50соединены с. общей шиной 17, Основныезапоминающие .носители 12 расположеныв местах пересечения соответствующихобмоток 2 записи 3, обмоток 7 записиУ, основных обмоток 4 стирания, ос 55ионных обмоток 9 считывания, и шин16 коммутации и магнитосвязаны с ними, а также с двумя соответствующими коммутационными носителями 14, Дополнительные запоминающие носители 13 расположены в местах пересечения соответствующих дополнительных обмоток 5 стирания, дополнительных обмоток 10 считывания и шин 16 коммутации и магнитосвязаны с нимии с двумя соответствующими компенсирующими но" сителями 15,Матричный коммутатор работает вдвух режимах: в режиме записи маршрута коммутации и режиме передачи коммутируемых сигналов.Перед началом записи с входа 21, стирания коммутатора поступает импульс на Формирователь 11, импульсов тока стирания, При этом все основные и дополнительные запоминающиеносители 9 и 10 намагничиваются до насыщения и после окончания переходятв состояние, например, - Вгщ , Этопереводит все ячейки коммутатора наданной строке в состояние "О", т,е,закрывает их для передачи коммутируемых сигналов,Для записи единицы в запоминающийноситель ячейки (открывание ячейкикоммутации) одновременно соответствующих входов 18, и 19, коммутатора на Формирователи 3и 6, токов записи подаются управляющие импульсы. Амплитуды импульсов тока взаписывающих обмотках 2 и 7 таковы,что только суммарное поле (поля записи обмоток записи Х и У совпадаютпо направлению в основном запоминающем носителе 12) перемагничиваетзапоминающий магнитный носитель 12 изсостояния -Вг ,а в состояние +Вгиках.При этом поле, создаваемое одной обмоткой (2 или 7) записи не перемагничивает запоминающий магнитный носитель 12.При записи единиц в основные запоминающие носители 12 состояниедополнительных запоминающих носителей 13 не изменяется,Коммутационные-носители 14 и компенсирующие носители 15 выполнены измагнитного материала, имеющего коэрцитивную силу Н , в 3-4 раза меньшую,чем основные и дополнительные запоминающие носители, Под действием поля смещения, создаваемого запоминающими носителями, коммутационные икомпенсирующие магнитные носители 14и 15 устанавливаются в состояние насыщения, причем их векторы намагни 164081535 50 ченности устанавливаются антипараллепьно векторам намагниченности соответствующих запоминающих носителей.В режиме коммутации на входы 2020 и формирователей 111 -11 п импульсов токов коммутации одновременно подаются информационные сигналы,Импулвсы тока с выходов формирователей 11 -11 подаются в шины 16коммутации и создают импульсное магнитное поле в направлении, перпендикулярном основным и дополнительнымзапоминающим носителям 12 и 13., Поддействием этого поля векторы магнитной индукции коммутационных носителей 14 и компенсирующих носителей15 поворачиваются на угол ф, и,следовательно, наводится ЭДС в основных и дополнительных обмотках 9 и 10 20считывания, После окончания импульсакоммутации под действием полей смещения основных и дополнительных запоминающих носителей 12 и 13, векторы намагниченности коммутационных икомпенсирующих магнитных носителей14 и 15 возвращаются в исходноесостояние, В результате на входахусилителей 8 -8 и 1 считывания и соответственно на выходах 22 4 -22 дматричного коммутатора появляютсясигналы, определяемые поворотом векторов намагниченности двух коммутационных носителей 14 и двух компенсирующих носителей 15,При записи "1" сигнал на. входеусилителя считывания пропорционаленучетверенному изменению индукции коммутационного носителя, а при записи0 равен нулю за счет взаимной ком Опенсации ЭДС, создаваемой в обмоткахсчитывания при изменении индукциикоммутационных носителей,Конструктивное расположение иинкоммутации между записывающими носителями и соответствующими коммутационными и компенсирующими носителями,.а также параллельное соединениеэтих шин приводит к тому, что созда-.ваемые ими поля Нв зоне расположения запоминающих носителей направлены встречно и компенсируются, ав зоне расположения коммутационных икомпенсирующих носителей удваиваютсяи достигают величины Н = 2 Н. Этотакже позволяет снизить уровень межканалвных помех,Таким образом, повышение помехоустойчивости матричного коммутатора за счет снижения, уровня перекрестных помех позволяет расширить область его 1применения, сниэить требрвания к электронному обрамлению, т,е, создать возможность для широкого использования матричного коммутатора в микропроцессорных системах в качестве межпроцессорного коммутатора высокой надежности, а также в специализированных матричных операционных устройствах свертки цифровых сигналов.Формула изобретенияМатричный коммутатор, содержащий и строк из ш обмоток записи Х, соединенных в строке последовательно согласно, один вывод каждой строки обмоток записи Х соединен с выходом соответствующего формирователя импульсов тока записи Х, другой вывод соединен с общей шиной, и строк из ш групп обмоток стирания, каждая из которых содержит соединенные последовательно согласно основную и дополнительную обмотки стирания, группы в строке срединены последовательно согласно, один вывод каждой строки обмоток стирания соединен с выходом соответствующего формирователя импульсов тока стирания, другой вывод соединен с общей шиной, ш столбцов из и обмоток записи У, соединенных в столбце последовательно согласно, один вывод каждого столбца обмоток записи У соединен с выходом соответствующего формирователя импульсов тока записи У, другой вывод соединен с общей шиной, ш усилителей считывания, т столбцов из и групп обмоток считывания, каждая группа содержит основную и дополнительную обмотки считывания, соединенные последовательно встречно, все группы соединены в столбце последовательно встречно, выводы каждого столбца обмоток считывания соединены с входами соответствующего усилителя считывания, и формирователей импульсов тока коммутации, и строк из ш групп дискретных запоминающих носителей из магнитного материала, каждая из которых состоит из основного и дополнительного запоминающих носителей, каждый основной запоминающий носитель расположен в местах пересечения соответствующих обмоток записи Х и У,и магнитосвязан с ними, с соответствующей основной обмоткой1640815 Багя Составит рректор Н.Ревская Лазаренко хред М.Моргентал едак 479 Подписное о изобретениям и открьггиям и 35, Раушская наб., д. 4/5 Заказ 1022 Тира НИИПИ Государственного комитета113035, Москва,Т СССРроизводственно-издательский комбинат Патент , г. Ужгород, ул. Гага 10 стирания и, основной обмотКой считывания, каждый дополнительный запоминающий носитель магнитосвязан с соответствующими дополнительными обмот 5 кдмк стирания и считывания, коммутационные носители из магнитного материала, магнитосвязанные с основными 1запоминающими носителяки, о т л и - ч а .ю щ ис я тем, что, с целью повышения помехоустойчивости за счет уменьшения перекрестных помех, в каж 1 дую строку введены 2 ш компенсирующих носителей дискретного типа из магнит 15 ного материала, две шины коммутации,а коммутационные носители выполненыдискретными, причем каждый основнойзапоминающий носитель магнитосвязанс двумя коммутационными носителямии обеими шинами коммутации, одни выводы которых соединены с выходом соответствующего формирователя импульсов тока коммутации, другие выводыподключены к общей шине, а каждыйдополнительный запоминающий носительмагнитосвязан с двумя компенсирующиминосителями и с обеими шинами коммутации,