Многоразрядный счетчик с неразрушающейся информацией

СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИ 378 16 ПУБЛИК(19 5115 Н 0 О И БРЕТЕНИ СВИДЕТЕЛЬСТВ В К 86.ЧИК С НЕАЦИЕЙ импульсной овано в устельнои техповышени(54) РАЗ (57) ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(56) Авторское свидетельство СМ 1045401, кл. Н 03 К 23/035, 1Авторское свидетельство СМ 1225012, кл. Н 03 К 23/74, 19МНОГОРАЗРЯДНЫЙ СЧЕТРУШАЮЩЕЙСЯ ИНФОРМИзобретение относится ктехнике и может быть использройствах автоматики и вычислиники. Цель изобретения надежности и расширение области применения. Счетчик содержит для каждого разряда разрядную ячейку 1, выполненную на поляризованном реле 2 с переключающей контактной группой 3 и раздельными обмотками срабатывания и возврата, Блоки разделения импульсов и реверса выполнены на реверсивном счетчике б импульсов с предварительной установкой, входы которого подключены через переключающую контактную группу 3 соответствующих разрядных ячеек 1 к плюсовой 4 и общей 7 шинам источника 5 питания. Тактовый вход Т реверсивного счетчика б импульсов подключен к формирователю 8 импульсов, а1626378 вход ЮВ, разрешающий предварительную установку, подключен к выходу времязадающего устройства 10. Вход времяэадающего устройства 10 подключен к плюсовой шине источника 4 питания. Каждый разрядный выход 01 08 реверсивного счетчика б импульсов подключен к соответствующему входу Х 1.Х 4 первого инвертирующего буфера 15, каждый соответствующий выход У 1,У 4 которого подключен одновременно к соответствующему входу Х 1 Х 4 второго инвертирующего буфера 16 и через соответствующий первый транзисторный ключ 17 - к обмотке возврата соответствующей раэИзобретение относится к импульснои технике, в частности к счетчикам импульсов с неразрушающейся информацией, и может быть использовано в устройствах автоматики и вычислительной техники,Цель изобретения - повышение надежности и расширение области применения,На чертеже представлена принципиальная электрическая схема многоразрядного счетчика импульсов с неразрушающейся ин формацией.Счетчик содержит для каждого счел ното разряда разрядную ячейку 1, выполненнугп на поляризованном реле 2 с переключающей контактной группой 3 и раздельными обмотками срабатывания и возврата, начала обмоток подключены к плюсовой шине 4 источника 5 питания, каждый вход предвдр 1- тельной установки(0108) многоразрядного реверсивного счетчика б импульс г, подключен через переключающую контактную группу 3 соответствующей разрядной ячейки 1 к плюсовой 4 и об.цей 7 шинам источника 5 питания, 1 актовый вход Т реверсивного счетчика б импульсов подключен к формирователю 8 импульсон, входы переноса Ч и установки нуля В - к общей шине 7 питания, вход сложение/вычитание +1 подключен через переключатель 9 к плюсовой 4 и общей 7 шинам питания,. выход переноса Р подключен к входу переноса Ч наращиваемого реверсивного счетчика импульсов, а вход ЮВ, разрешающий предварительную установку, подключен к выходу времязадающего устройства 10, который может быть выполнен на элементе 2 И-НЕ 11, оба входа которого подключены через конденсатор 12 к общей шине 7 питания, а через резистор 13. зашунтированный диодом 14, к плюсовой шине 4 питания, каждый разрядный выход 0108 ренерсивното счетчика б импульсов подключен к состкт 5 10 15 О 30 35 40 рядной ячейки 1, Каждый соответствующий выход У 1.Уа второго инвертиоующего буфера 16 подключен через соответствующий второй транзисторный ключ 18 к обмотке срабатывания соответствующей разрядной ячейки 1. Входы Е 2. инвертирующих буферов 15 и 16, управляющие высокоимпедансным состоянием выходов, подключены через сдвоенный выключатель-переключатель 25 источника 5 питания к его плюсовой 4 и общей 7 шинам. Источник 5 питания имеет временную задержку снятия питания и ри его ныкл ючени;л 1 ил,ствуюшему входу Хь. Х первого иннертируктще о буфера 15 каждыи соответс; вующии выкод У 1. У которого подключен к соответствующему входу ХьХ 1 второго иннертирующего буфера 16, а одноименные выходы У, Ул иннертирующик буферов 15 и 16 подключены к соответствующим первому и нто рому транзисторным ключам 17 и 18, каждая баэд которых подключена через резистор 19 т 20) к соответствующему выходу иннертирующих буферон 15 и 16, а через рнэь стор 21(22) - к общей шине 7 питания, эмиттеса трднэисторныл клю ;й 17 и 18 подключены к обгцей шине 7 питания, д коллекторы при соотнетс 1 нующей фдзиронке к концдч обмоток возврата и срабатывания соотеетстнующей разрядной ячеи;.и 1 и анодам соответствующих диодов 23 и 2 ч к.,тоды которых подключены к плюсовой шипе питания, каждый управляющий нхо; У иннертирующих буферов 15 и 16 подключ общей шине 7 питания, а их входь ЕЛ, уп рднляющие высокоимпедднсным состоянием выходов, подключены через сдвоенный выключатель-переключатель 25 источникэ 5 питания к плюсовой 4 и общей 7и нам питания, при этом источник 5 питания имеет временную задержку снятия питания при его выключении сдвоенным выключателемпереключдтелем 25 эа счет фильтрующвс конденсатора 26, включенного параллельно шинам 4 и 7 источника 5 питания.Многоразрядный реоерсиеный счетчик 6 импульсов может быть выполнен на микросхеме 564 ИЕ 11 или 564 ИЕ 11, многовходовые иннертируюшие буферы 15 и 16 с высокоимпедансным состоянием выходов - на микросхеме 564 Л Н 1.Многоразрядный счетчик с неразрушающейся инФормацией рдботает следующим образом.го счетчика б импульсов, соответствующая логическому "О", передается через инвертирующий буфер 15 в виде логической "1" на соответствующую базу транзисторного ключа 17, включающего обмотку возврата поляризованного реле 2, которое замыкает переключающий контакт 3 на общую шину 7 питания, что соответствует уровню логического "О". Информация по каждому разряду 01 - 08 реверсивного счетчика б ймпульсов, соответствующая логической "1", передается через инвертирующие буферы 15 и 16 в виде логической "1" на соответствующую базу транзисторного ключа 18, включающего обмотку срабатывания поляризованного реле 2, которое замыкает переключающий контакт 3 на плюсовую шину 4 питания, что соответствует уровню логической "1",Формула изобретения Многоразрядный счетчик с неразрушающейся информацией, содержащий источник питания, формирователь импульсов, блок разделения импульсов, блок реверса, рдзрчдные ячейки, каждая из которых выполнена нд поляризонднном реле г переключающей контдктной группой и раздельными обмотками срабатывания и вознрдтд, о т л и ч а ю щи йс я тем, что, с целью повышения надежности и расширения области применения, в него введены нремчзаддющее устроистно, первы и вто рой многовходовые иннертирующие буферы с высокоимпедднсным (ост; чнием выходов и в каждую рдзрядную ячеику первый и второй трднзисторные ключи, д н качестве блока рдзделенич импульсов и блока реверса использондн ренерсинныи счетчик иГлпульсон с предедрительной устдьовкой, каждый -й нкод предвдрительной,стдновки которого подключен к переключдющему кон гдкту соответствующей разрядной ячейки, размыкающий контакт которого по;.ключен к шине питания, а здмыкающии контакт - к общей шине, тактовый вход реверсивного счетчика подключен к формирователю импульсов, а вход разрешения предварительнои установки подключен к выходу времязадающего устроиства, вход которого подключен к плюсовои шине источника питания, а каждый -й разрядный выход реверсивного счетчика импульсов подключен к соответствующему входу первого инвертирующего буфера, каждый соответствующий выход которого подключен одновременно к соответствующему входу второго инвертирующего буфера и через соответствующий первый транзисторный ключ - к обмотке возврата поляризованного реле соответствующей разрядной ячейки, а каждый соответствующий выход второго инвертируПри включении источника 5 питания навыходе времязадающего устройства 10 формируется логическая "1", поступающая навход И/В реверсивного счетчика б импульсов, при этом выходы его разрядов 01-08устанавливаются через входы предварительной установки 01 - 08 в состояния логической 50"1" или логического "О", соответствующие длякаждого разряда положению перекл ючающей контактной группы 3 соответствующейразрядной ячейки 1,При напряжении на конденсаторе 12 55больше порога срабатывания элемента 2 ИНЕ 11 времязадающее устройство 10 устанавливает на своем выходе логический "О",блокирующий параллельный ввод информации по входам предварительной установки01-0 в в реверсивный счетчик 6 импульсов.Одновременно с включением источника5 питания входы Е 2 инвертирующик буферов 15 и 16 подключаются к плюсовой шине4 питания. Выходы У 1-У 4 иннертирующих 5буферов 15 и 16 отключдютгя от соотнествующих баз транзисторных ключе 17 и 18(высокоимпедднсное состояние), при зломтранзисторные ключи 17 и 18 по каждойразрядной ччейке 1 закрыты, д обмотки срдбатындния и вознрдд полчризонднных реле 2обесточены.Реверсивный счетчик 6 импульсов н зд.еисимости от уровня напряжения нд его управляющел входе1 производит прчлой 15или обратный счет импульсон, поступдющихна его тактовых вход Т гт формирователя ЯимпульсовКогда требуется сосчигдть панчу импульсов в прямом счете, то переключдтель 9 20заблаговременно перед начало л сч. гд ус гднавливается н положение прчмоп счетд,при этом формирователь 8 импульсон обеспечивает на своем выходе высокии уровеньнапряжения при отсутстнил счетных иглпульсов нд его входе. При счете пачки импульсов в обратном ндпрднлениипереключатель 9 переводится заблаговременно в положение обратного счета.При выключении переключателя 25 источника 5 питания входы Е 2 инвертирующих буферов 15 и 16 переключаются кобщей шине 7 питания, при этом источник 5питания поддерживает еще некоторое время, достаточное для срабатывания поляризованных реле 2, рабочий уровеньнапряжения эа счет разряда конденсатора26 через элементы схемы,Выходы У 1 У 4 инвертирующих буферов 15 и 16 переключается из режима высокоимпендансного состояния в режимпередачи информации, при этом информация по каждому разряду 01-08 реверсивно1626378 Составитель НДубровскаяТехред М. Моргентал Корректор А.Осауленко Редактор В.Данко Заказ 285 Тираж 454 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 ющего буфера подключен через соответствующий второй транзисторный ключ к обмотке срабатывания поляризованного реле соответствующей разрядной ячейки, а входы управления высокоимпедансным состоянием выходов инвертирующих буферов подключены к первому переключающему контакту сдвоенного выключателя-переключателя источника питания, первый замыкающий контакт которого подключен к первому выводу фильтрующего конденсатора, к шине питания и к второму переключающему контакту сдвоенного выключателя-переключателя, первый размыкающий контакт соединен с 5 общей шиной и вторым выводом фильтрующегоконденсатора, а втооой замыкающий контакт подключен к входу источника питания, а вход реверса реверсивного счетчика импульсов является входом реверса устройст ва,