Пороговое логическое устройство из

СОЮЗ СОВЕТСКИХсОциАлистических СПУБЛИК 19) вЖ. м НОЗК ГОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР ТЕТРЫТИЯ:ю а 1 ЛЫО)П 1ю,) ЕН.О )2 ю о- ет ПИСАНИЕ ИЗОБ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРМ 818017, кл. Н 03 К 19/23, 1979.Авторское свидетельство СССРМ 1270890, кл, Н 03 К 19/23, 1984.(54) ПОРОГОВОЕ ЛОГИЧЕСКОЕ УСТРСТВО т ИЗ и(57) Изобретение относится к областиматики и вычислительной техники и мбыть использовано в импульсных сист управления, обработки и преобразования информации. Цель изобретения - расширение функциональных возможностей - достигается путем управления порогом срабатывания в процессе работы устройства и повышение его быстродействия. Пороговое логическое устройство содержит и-разрядный сдвиговый регистр 1, первую 2 и вторую 3 группы каскадов, триггер 4, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, элементы И 7, элементы 6 и 8 задержки, регистр 10, мультиплексор 11, элемент ИЛИ - НЕ 12, мажоритарные элементы 14, До подачи запускающего сигнала, кодовая комбинация, вызвавшая останов, может быть считана с выходов регистра 1. 2 ил.50 55 Изобретение относится к автоматике и вычислительной технике и может быть использовано в импульсных системах управления обработки и преобразования информации.Цель изобретения - расширение функциональных возможностей за счет управления порогом срабатывания в процессе работы устройства и повышение его быстродействия.На фиг. 1 показана структурная схема устройства; на фиг. 2 - временные диаграммы работы устройства.Пороговое логическое устройство п 1 из п содержит и-разрядный сдвиговый регистр 1, первую 2 и вторую 3 группу каскадов, триггер 4 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, в первой группе 2 каскадов каждый каскад содержит элемент 6 задержки и элемен 1 И 7, выход элемента И 7 предыдущего каскада соединен через элемент 6 задержки с первым входом элемента И этого каскада, а каждый каскад второй группы 3 каскадов также содержит элемент 8 задержки, информационные входы и входь задания режима сдвигового регистра 1 являются соответствующими входами 9 устройства. выходы сдвигового регистра 1 соединены с входами каскадов второй групгы 3 каскадов, а вход установки нуля и выход триггера 4 являются соответственно вход.-,м запускг и выходом устройства,Устройство также содержит регистр 10 хранения кода порогового значения гп, мультиплексор 11 на гп входов и элемент ИЛИ-НЕ 12, входы выбора канала мультиплексора 11 соединены с выходами регистра 10 хранени; кода порогового значения, информационные входы которого являются входагли 13 задания кода порога срабатывания устройства, гп входов мультиплексора 11 соединены с выходами элементов И 7 первой группь 2 каскадов, аход стробирования выхода мультиплексора 11 соединен с вь:ходом последнего каскада второй группы 3 каскадов, содержащей и каскадов, каждый из которых кроме элемента 8 задержки состоит из мажоритарного элемента 14, первый вход мажоритарного элемента каждого каскада соединен с выходом мажоритарного элемента предыдущего каскада, а в первом каскаде первый вход мажоритарного элемента 14 соединен с синхровходом сдвигового регистра 1, первый вход каждого мажоритарного элемента 14 соединен также с входом элемента 8 задержки этого каскада, выход которого соединен с вторым входом мажоритарного элемента этого каскада, третий вход которого является соответствующим входом каскада второи группы 3 каскадов, выходы злементов 8 за 5 10 15 20 25 30 35 40 45 держки первого и последнего каскадов второй группы каскадов соединены соответственно с первым входом первого каскада первой группы 2 каскадов и с первым входом элемента ИЛИ-НЕ 12, вторые входы элементов И 7 каскадов первой группы 2 соединены с синхровходом сдвигового регистра 1, первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5, синхровходом регистра 10 хранения кода порога и выходом элемента ИЛИ - НЕ 12, второй и третий входы которого соединены соответственно с входом углановки нуля и с прямым выходом ГЯ-триггера 4. Я-вход которого соедичен с выходом мультиплексора 11, а инверсный выход В 5- триггера 4 - с вторым входом элемен;а ИСКЛЮЧАЮЩЕЕ ИЛИ 5, выход которого соединен с входом стробирования выходов сдвиового регис 1 ра 1.На фиг: 2 приведены врегхенные ди; граммы напряжений е точках схемы, обозначенных на фиг. 1 соответствующими буквами А,В,С,Р,Е,Т.Устройство работает следующим образом.В исходное состояние устр иство приходи 1 при подаче на его вход А высокого потечциала напряжения, соо егствуюг,. го уровню логической "1", При этом на выходе В триггера, на выход. С элемента ИЛИ - НЕ 12 устанавливэегся низкий ура вег ь напряжения, соответствующий уровню логического "0".. На выходе 1 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и соответственно ча выходе сгробирования регистра 1 усганавливается зысокий потенциал, при которогл нл всех выходах универсального сдвигового регистра 1 устанавливается сигнал логической "0". Через время, не превышающее суммарного времени переключения всех глажоритарных элементов 14 и одно о элемента задержки, на выходе Р мажоритарного элемента 14 последнего и-го каскада, а также на всех гп выходах элементов И 7 и на выходе Г г 1 льтиплексора 11 устанавливается сигнал логического "0",По истечении указанного времени ъ:;- ройство готово к запуску. Пере,.1 запуском на информационные входы универсального сдвигового регистра 1 и регистра 10 хране. ния кода п 1 порогового значени .одается соответственно информация, подлежащая обработке, и код в, Потенциал на входе задания режима регистра 1 определяет режим раоты устройства; при;,ысоком потенциале задается режим;.аботы, при котором информация поступее 1 на ьходы Р 1 Рп регистра 1 в г 1 араглельном коде, при низкгмпотенциале информация в регистр 1 поступает по входу ЧО в последовательном коде,Код значения в всегда подается на информационные входы регистра 6 параллельно. Для синхронизации источника информации может быть использован сигнал с выхода С.Запуск устройства осуществляется подачей на вход А низкого потенциала напряжения. При этом на выходе С элемента ИЛИ-НЕ 12 появляется сигнал логической "1". По фронту этого сигнала, поступающего на синхровходы регистров, происходит запись кода в регистр 1 О и входной информации в регистр 1. Код пт с выходов регистра 10 подается на входы выбора соответствующего канала мультиплексора, На выходе Т элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и соответстоенно на входе И/ стробирооания выходов универсального сдвигового регистра 1 устанавливается низкий потенциал, при котором сигналы с выходов этого регистра, соответствующие принятой информации поступают на третьи входы мажоритарных элементов 14. Одновременно начинается распространение сигнала с выхода элемента ИЛИ-НЕ 12.Сигнал. соответствующий уровню логической "1". распространяется по группе каскадов 2 следующим образом: через время, определяемое задержкой элеменця 6 и 7 сигнал логической "1" появляется на выходе элемента И 7 первого каскада, спустя такой же интервал оремени - нд выходе второго каскада, и т,д., пока присутствует высокий потенциал на оыходе С элелента ИЛИ-НЕ 12, Процесс распространения сигнала логической "1" по группе 3 каскадов зависит от содержания информации, посту пающей на третьи входы элементов 14 с соответствующих г,ходов регистра 1,Если на третий вход мажоритарного элемента 14 любого иэ каскадов подан сигнал логического "0", то сигнал логической "1", поданный нд первый вход этого элемента 4, появится на его выходе спустя интервал времени, равный времени задержки элемента 8 и времени переключения элемента 14, Если же на третий оход лджоритарного злелента 14 подан сигнал логической "1", то время прохождения сигнала логической "1" через данный каскад будет определяться только временем переключения элемента 14,Таким образом, сигнал урооня логической "1" возникает нд выходе О последнего каскада после появления его нд выходе С элемента ИЛИ-НЕ 12 через интервал времени, пропорциональный количеству выходных разрядов и-разрядного универсального 5 10 15 20 25 30 40 45 50 55 сдвигового регистра, находящихся под потенциалом, соответствующим уровню логического "О". Сигнал с выхода О поступает на вход стробирования И/ мультиплексора 11 и запрещает появление сигнала логической "1" на его выходе, Через интервал времени, не более чем время задержки элемента после появления сигнала логической "1" на выходе О, аналогичный сигнал появляется и на первом входе элемента ИЛИ-НЕ 12, связанном с выходом элемента 8 задержки последнего каскада. Это приводит к тому, что сигнал в точке С на выходе элемента ИЛИНЕ 12 принимает значение логического "0", на выходе Т элемента исключающее ИЛИ 5 возникает сигнал логической "1", который стробирует выходы регистра 1. При этом схема устройства начинает приходить в исходное состояние, По окончании всех переходных процессов, длящихся в течение суммарного времени переключения всех мажоритарных элементов 14 и элемента 8 задержки последнего каскада, на выходе С элемента ИЛИ-НЕ 12 вновь появляется сигнал логической "1", по фронту которого в регистры 10 и 1 записывается новая информация, и цикл работы устройства повторяется, Однако, если в процессе работы порогового устройства на выходах регистров 10 и 1 оказалась записана такая информация, при которой сигнал логическдй "1" нд входе мультиплексора 11, соязднном с гыбрднным выходом каскада руипы 2 каскддоо, появится раньше, чем нд доходе И, то сигнал в точке Е с выхода мультиплексора 11 поступит на вход 8 триггера 4. При этом нд прямом выходе риперд 1 г.поникнет сигнал лоическсй "1", а нд его инверсном выходе. на выходе С элемента ИЛИ- НЕ 12, нд выходе Т элементд ИСКЛ 10 ЧА 10 ЩЕЕ ИЛИ 5 - сигнал уровня логического "0",Работа устройства приостдндо"иодется до момента подачи очередного сигнала запуска нд вход А устройстоа До подачи запускающего сигндлэ кодовая комбинация, оызеавшая останов устройства, может быть считана непосредстоенно с выхоов сдвигового регистра 1, а заданный порог срабатывания - определен по коду, хранящемуся в регистре 10Формула изобретения Порогоеое логическое устройство а из и, содержащее и-разрядный сдвиговый регистр, первую и вторую группы каскадов, тригггео и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, в первой группе каскадов каждый каскад содержит элемент задержки и элемент И. выход элемента И предыдущего каскада соединен через элемент задержки с первым входом элемента И этого каскада, а каждый1626374 Смерос дусю 2 Составитель О.Скво Техред М,Моргента дактор В.Дан ауленко оррек Тираж 455 Подписноеосударственного комитета по изобретениям и открытиям и ри ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5 И Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 10 каскад второй группы каскадов также содержит элемент задержки, информационные входы и входы задания режима сдвигового регистра являются соответствующими входами устройства, выходы сдвигового регистра соединены с входами каскадов второй группы каскадов, а вход установки "0" и выход триггера являются соответственно входом запуска и выходом устройства, отл и ча ющееся тем,что, с целью расширения функциональных возможностей за счет управления порогом срабатывания устройства в процессе его работы и повышения быстродействия, в него дополнительно введены регистр хранения кода порогового значения п 1, мультиплексор на в входов и элемент ИЛИ-НЕ, входы выбора канала мультиплексора соединены с выходами регистра хранения кода порогового значения, информационные входы которого являются входами задания кода порога срабатывания устройства, гп входов мультиплексора соединены с выходами элементов И первой группы каскадов, вход стробирования выхода мультиплексора соединен с выходом последнего каскада второй группы каскадов, содержащей и каскадов, каждый из которых кроме элемента задержки состоит из мажоритарного элемента, первый вход мажоритарного элемента каждого каскада соединен с выходом мажоритарного элемента предыдущего каскада, а в первом каскаде первый вход мажоритарного элемента соединен с синхровходом сдвигового регистра, первый 5 вход каждого мажоритарного элемента соединен также с входом элемента задержки этого каскада, выход которого соединен с вторым входом мажоритарного элемента этого каскада, третий вход которого являет ся соответствующим входом каскада второйгруппы каскадов, выходы элементов задержки первого и последнего каскадов второй группы каскадов соединены соответственно с первым входом первого каскада первой 15 группы каскадов и с первым входом элемента ИЛИ - НЕ, вторые входы элементов И каскадов первой группы соединены с синхровходом сдвигового регистра, первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, 20 синхровходом регистра хранения кода порога и выходом элемента ИЛИ-НЕ, второй и третий входы которого соединены соответственно с входом установки "0" и с прямым выходом КЬ-триггера, Я-вход которого 25 соединен с выходом мультиплексора, а инверсный выход ЙЯ-триггера соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соеди,ен с входом стробирования выходов сдвигового реги ст ра.