Цифровой адаптивный приемник

(51)5 Н 04 Ь 25 40 ПИСАНИ ОБРЕТЕНИЯ ЬСТВУ 1(56) Авторское свидетельство СССР У 1234991, кл. Н 04 Ь 25/40, 1986, (54) ЦИФРОВОЙ АДАПТИВНЫЙ ПРИЕМНИК (57) Изобретение относится к электросвязи. Цель изобретения - повышение помехоустойчивости приема сигналов данных. Цифровой адаптивный приемник содержит делитель 1 частоты, согласующий блок 2, блок 3 линейной обработОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫГИЯМРИ ГКНТ СССР К АВТОРСКОМУ СВИД ки сигналов, решающий блок 4, декодер5, блок 6 выделения тактового колебания, состоящий из масштабирующих усилителей 23 и 27, сумматора 24 по модулю два, сумматоров 25 и 22 и блока26 подстройки тактового колебания,формирователь 7 ошибки и блок 8 формирования критерия, состоящий иэ сумматора 9, блоков задержки 10-14 и 16,вычитателей 15 и 17, сумматоров 8 и20 по модулю два и перемножителей 19и 21. Цель достигается эа счет осуществления компенсации статическойошибки вычислений при подстройке тактового колебания. 1 ил.Изобретение относится к электросвязи и другим областям, связанным сприемом модулированных сигналов данных, передаваемых по каналам связи, иможет использоваться для приема сигналов, сформированных многопозиционными методами модуляции.Цель изобретения - повышение помехоустойчивости приема сигналов данных 10эа счет компенсации статической ошибки вычислений при подстройке тактово,го колебания.На чертеже изображена структурнаяэлектрическая схема цифрового адаптив ного приемника.Цифровой адаптивный приемник содержит делитель 1 частоты, согласующийблок 2, блок 3 линейной обработки сигналов, решающий блок 4, декодер 5,блок 6 выделения тактового колебания,формирователь 7 ошибки, и блок 8 форми"рования критерия, Последний состоитизсумматора 9, первого 10, второго 11,третьего 12, четвертого 13 и пятого14 блоков задержки, первого вычитателя 15, шестого блока 16 задержки, второго вычитателя 17, первого сумматора18 по модулю два, первого перемножителя 19, второго сумматора 20 по модулю два, второго перемножителя 21.Блок 6 состоит из .второго сумматора22, первого масштабирующего усилителя 23, сумматора 24 по модулю два,первого сумматора 25, блока 26 под 35стройки тактового колебания и второго масштабирующего.усилителя 27..Цифровой адаптивный приемник работает следующим образом,Модулированный сигнал с выхода ка 40нала связи (не показан) через согласующий блок 2 поступает. в блок 3 линейной.обработки сигналов. В блоке 3 осуществляются автоматическая регулировка усиления демодуляции входного сиг 45нала в каждом из квадратурных подканалов К и Я, адаптивная коррекция межсимвольной интерференции, подстройкакогерентного колебания. Посредствомрешающего блока 4 из сигналов К(пТ) иМсвТ) осуществляется формирование50эталонных сигналов (пТ) и 0(пТ),.Вформирователе 7 формируются сигналы,соответствующие отклонению сигналовК(пТ) и Д(пТ) от эталонных сигналовК(пТ) и Я(пТ) соответственно по формуле Ле (пТ) = К(пТ) -К(пТ);(1)ец(пТ) =. Ц(пТ)-Я(пТ),где Т - период следования принимаемыхэлементов сигнала;и - порядковый номер принимаем оэлемента сигнала.Сигналы е(пТ) и е(пТ) с выхода формирователя 7 поступают на блок 3, где на основании этих сигналов реализуются алгоритмы функционирования указанных систем регулирования приемника,В блоке 8 формирования критерия формируется сигнал, отображающий отклонение по фазе тактового колебания от номинального положения, В блоке 26 подстройки тактового колебания осуществляются формирование и подстройка тактового колебания, необходимого для работы блока З,и декодера 5.Посредством цепи, состоящей из масштабирующего усилителя 27 и сумматора 22, осуществляется частотная подстройка тактового колебания, Посредством цепи, состоящей из масштабирующего усилителя 23 и сумматора 25, осуществляется фаэовая подстройка тактового колебания. В масштабирующих усилителях 23 и 27 осуществляется умножение соответствующих сигналов управления на постоянные коэффициенты К и К, что необходимо для формирования требуемого соотношения постоянных регулирования в цепях фазовой и частотной автоподстройки.В блоке 8 критерий подстройки Г, (пТ) формируется по формулеР, (пТ) =е И и) ТД К (п) Т- -К(оТ) +е (п) ТЯ(п) Т-О (пТ . (2)йИз выражения (2) следует, что при вычислении критерия необходимо вывислить произведения и, следовательно, чтобы сохранить разрядность кодовых чисел, усечение, в результате чего может появиться статическая ошибка, причем статическая ошибка может появиться после вычисления любого произведения. Для компенсации этих статических ошибок осуществим следующие операции. После блоков 10 и 11, в которых формируются сомножители, в цепь знака соответствующего сигнала включается сумматор 18 или 20 (остальные разряды кодового числа соответствующего сигнала, формируемого в прямом коде, на выход соответствующего сумматора проходят без.изменений). На другой вход соответствующего сумматора поступает низкочастотное колебание скважностью два. Следовательно, 5 158 знак сигнала управления на выход соответствующего сумматора по модулю два проходит поочередно, то без изменений, то с инверсией. Для того, чтобы зта инверсия знака не приводила к расходимости процесса подстройки так" тового колебания, необходимо также проводить инверсию в фазовой и частотной цепях автоподстройки. В этом случае статическая ошибка компенсируется.В предлагаемом приемнике необходимая инверсия осуществляется посредством сумматоров 18,20 и 24. Низкочастотное колебание, подаваемое на вторые входы этих сумматоров, формируется посредством делителя 1. частоты.Покажем, что введение указанных блоков обеспечивает компенсацию статической ошибки. Пусть Р (пТ) - значение числа (на и-ом такте) на выходе сумматора 22, а Р (пТ) " значение числа на выходе сумматора 25. За счет введения сумматоров 18 и 20 величина критерия йа входе блока 6 Р(пТ)1равна(.-"1Р (пТ) = (-1) Р (пТ).,где И - коэффициент деления делителя 1 частоты;с ии-- целая часть числа -н ю ф Р, (пТ) - определяется по выражению (2)За счет введения сумматора 24 величины Р (пТ) и Г(пТ) равны:Гь 3 Р (ПТ) =Р (п)Т 1+К,К (-1)и 3Р (пт) =Р (п) Т +К, КР, (пт); (4)Р (пТ) =Р,(пТ)+К, (-1) Р, (пТ)= Р (пТ) + К Р (пТ), (5) т.е. величина Р (пТ) соответствует требуемому.Покажем, что посредством указанных преобразований компенсируется статическая ошибка. Допустим, что в про-. цессе вычисления произведения в соответствии с выражением (2) имеет место статическая ошибка Д . Тогда сигнал на выходе блока 8 формирования критерия имеет вид: гьР,(.Т)(-1) " д.,а выражение (5) принимает видР (п+1)Т 1 Р(пТ) +К Р,(пТ) ++ к К (-1) я 1д., (6)1 2ф ъ,учитывая, что 1-)О, товыражение (6) преобразуется в (5),что эквивалентно компенсации статической ошибки) - знак вычисленияматематического ожидания).В блоке 26 по сигналам управленияосуществляется непосредственная подстройка тактового колебания. 51 О Формула изобретения Цифровой адаптивный приемник, со-.держащий последовательно соединенныесогласующий блок, вход которого яв ляется входом цифрового адаптивногоприемника, блок линейной обработкисигналов, решающий блок,декодер, выход которого является выходом цифрового адаптивного приемника, формиро ватель ошибки, первый и второй входыкоторого соединены с входом и выходом решающего блока соответственно,блок формирования критерия, выход которого соединен с входом блока вьщеЗ 0 ления тактового колебания, выход которого соединен с вторым входом декодера и вторым входом блока линейнойобработки сигнала, третий вход которого соединен с выходом формирователя ошибок и с первым входом блокаформирования критерия, второй входкоторого соединен с выходом решающего блока, блок формирования критериясодержит первый и второй блоки задержки, объединенные входы которых являются первым входом блока формирования критерия, вторым входом которогоявляются объединенные входы третьего и четвертого блоков задержки, выход третьего блока. задержки через пя"тый блок задержки соединен с первымвходом первого вычитателя, второйвход которого соединен с входом третьего блока задержки, выход четвертогоблока задержки через шестой блок задержки соединен с первым входом второго вычитателя, второй вход которо,го соединен с входом четвертого блока задержки, выход первого вычитателя.,через первый перемножитель соединен;с первым входом сумматора, выход второго вычитателя через второй перемножитель соединен с вторым входом сум,матора, выход которого является вы1584114 Составитель Н. ЛазареваТехред Л,Олийнык Корректор О, Кравцова Редактор И. Горная Заказ 2264 Тираж 529 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "атент", г.ужгород, ул, Гагарина, 101 ходом блока формирования критерия,блок выделения тактового колебаниясодержит первый масштабирующий усилитель, вход которого является входомблока выделения тактового колебания,последовательно соединенные первыйсумматор и блок подстройки тактовогоколебания, выход которого являетсявыходом блока выделения тактового ко" 10лебания, а также последовательно соединенные второй масштабирующий усилитель, вход которого соединен с первымвходом первого сумматора, а второйсумматор, выход которого соединен свторыми входами первого и второго сумматоров, о т л и ч а ю щ и й с ятем, что, с целью повышения помехоустойчивости приема сигналов данных засчет компенсации статической ошибкивычислений при подстройке тактовогоколебания, введены делитель частоты,в блок формирования критерия - двасумматора по модулю два, и в блоквыделения тактового колебания - сум3 матор по модулю два, при этом выходпервого блока задержки блока формирования критерия через первый сумматорпо модулю два соединен с вторым вхо., -дом первого перемножителя, выход второго блока задержки через второй сумматор по модулю два соединен с вторымвходом второго перемножителя, выходпервого масштабирующего усилителя блока выделения тактового колебания через сумматор по модулю два соединен спервым входом первого сумматора, выход блока выделения тактового колебания через делитель частоты соединенс дополнительным входом блока выделения тактового колебания и третьимвходом блока формирования критерия,дополнительным входом блока выделения тактового колебания является второй вход сумматора по модулю два, атретьим входом блока формированиякритерия являются вторые входы первого и второго сумматоров по модулю два,