Тестопригодное цифровое устройство

СОЮЗ СОВЕТСНИСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 091 (1 И 6 Р,11/2 РЕ ИСАН ВТОРСЙО тносится к цифровой нике. Целью изобреышение точности дитройство содержит ающий блок и группу имеющих возможность щью группы переклющую цепь. Для обесГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) ТЕСТОПРИГОДНОЕ ЦИФРОВОЕ УСТРОСТВО(57) Изобретение овычислительной техтения является повагностирования. Ускомбинационный решэлементов памяти,соединяться с помочателей в сканирую 2 печения возможности диагностирования дефектов сканирующей цепи в устройство введена дополнительная сканирующая цепь, состоящая из второй группы элементов памяти и второй группы переключателей. Устройство имеет пять режимов работы. 1. Режим проверки работы сканирующей цепи. 2. Режим диагностирования дефектов комбинаци онной логики 3. Режим обработки ин- . формации. 4, Режим диагностирования дефектов сканирующей цепи, 5. Режим проверки работы вспомогательной сканирующей цепи. Режим диагностйрования дефектов сканирующей цепи позволяет диагностировать дефекты двухпозицион- а ных переключателей, включенных на входы элементов:памяти устройства. 1 илИзобретение относится к цифровойтехнике и может быть использовано.длясоздания контролепригодных цифровыхавтоматов с памятью,Особенностью цифровых автоматовс памятью является использование вних в качестве элементов памяти регистров, хранящих результаты промежуточных вычислений. 10Значительную сложность представляет локализация повреждений цифровыхавтоматов с памятью, выполненных ввиде интегральных микросхем. Это связано с тем, что локализация повреждений по анализу отклика цифрового ав-,томата на тестовый сигнал 1, подавае-мый на информационные входы цифровогоавтомата, не позволяет обеспечитьбольшую глубину контроля, а,организа ция большого количества дополнительных диагностических выводов у микросхемы не всегда возможна. Поэтомусущественным, при создании цифровыхавтоматов с памятью является увеличение глубины диагностики,Целью изобретения является повышение точности диагностирования.На чертеже изображена схема устройства.30Устройство состоит иэ комбинационного решающего блока 1., первой группыИ элементов памяти 2-4, первой группыИ+1 переключателей 5-8, группы 9 инфорформационных входов, второй группы Кэлементов памяти 10, 11 и второй группы К+1 переключателей 12-14, группывыходов 15.Для удобства тестирования из цифрового устройства выделяются все элемен ты памяти с помощью переключателейпервой группы и образуют регистр сдвига (сканирующую цепь).Первые группы входов и выходов комбинационного решающего блока являютсяточками подключения соответствующихэлементов памяти к комбинационной,части цифрового устройства, а вторыегруппы входов и выходов - входами ивыходами цифрового устройства.Устройство имеет пять режимов работы.1 - й режим работы.Проверка сканирующей цепи осуществляется следующим образом.Шаг 1. Подачей управляющего сигнала на вход Рд устройства переключатели5-8 переключаются в состояние, в котором вход А 1 через переключатель 5 подключается к элементу памяти 2, выход элемента памяти 2 через переключатель 6 подключается к входу элемента памяти 3, выход элемента памяти 3 через переключатель 7 подключается к входу элемента памяти 4, выход элемента памяти 4 через переключатель 8 подключается к выходу В 1 устройства.Таким образом, элементы памяти устройства образуют сканирующую цепь, входом которой является вход А 1, а выходом которой является выход В 1.РШаг 2. На вход А 1 устройства подается "О", а на тактовые входы элементов памяти подается И тактовых импульсов, где.И равно числу единичных задержек сканирующей цепи.Шаг 3, На вход А 1 подается "1", а на тактовые входы элементов памяти подается И,тактовых импульсов, где И равно числу единичных задержек сканирующей цепи.Шаг 4. Сравниваются состояния выхода В 1 после шагов 2, 3. Если состояния одинаковые, то принимается решение о наличии обрыва в сканирующей цепи.2-й режим работы.Диагностирование дефектов блока 1 осуществляется следующим образом.Шаг 1. Подачей на вход Ро управляющего сигнала структура устанавливается в состояние 1-го режима работы.Шаг 2, По сканирующей цепи элементы памяти структуры заполняются тестовым кодом.Шаг 3. Состояние входа Р изменяется на инверсное.Шаг 4. На тактовый вход элементов. памяти подается один такт.Шаг 5. Подачей на вход Ро управляющего сигнала структура устанавливается в состояние 1-го режима работы.Шаг 6. По сканирующей цепи отклик на тест считывается из элементов памяти структуры.3-й режим работы.Режим обработки информации.Шаг 1. Подачей на вход Р управляющего сигнала структура переходит в состояние, при котором элементы памяти 2-4 подключаются к блоку 1,Шаг 2. На входы 9 (А 1 АИ) устройства подается входная информация. Выходная информация снимается с выходов15 (ВВ 1).Элементы памяти цифрового автомата тактируются по синхровходам.4-й режим работы,Режим диагностирования дефектовсканирующей цепи.Шаг 1, Выполняются соединения сог)ласно 1-му режиму работы, На вход А 1подается О.Шаг 2, Подачей на вход Р 1 управляющего сигнала переключатели 12, 13переключаются в состояние, при котором выходы элементов памяти 2 и 3 подключаются соответственно к входам переключателей 12 и 13.Шаг 3. На вход Р 1 подается сигнал,по которому переключатели переключаются в состояние, при ьотором входА 2 устройства подключается к входуэлемента памяти 10, выход элементапамяти 10 через переклкчатель 13 подключается к входу элемента. памяти 11, 20выход элемента памяти 11 через переключатель 14 подключается к выходу В 2устройства.Таким образом, образуется вспомогательная сканирующая цепь, входом 25которой является вход Л 2 и выходомкоторой является выход В 2. Вспомогательная сканирующая цепь подключаетсяк .тем точкам основной цепи, дефектыкоторых необходимо проверить с наибольшей точностью.Шаг 4, На вход А 2 подается "0".Шаг 5. На тактовый вход устройстваподается К тактовых импульсов, где Кравно числу единичных задержек вспо 35могательной сканирующей цепи.Шаг 6. Считанная с выхода В 2информация анализируется. Ромерасодержащих единиц битов, считанныхиз вспомогательной сканирующей цепи,указывают на элементы памяти вспомогательной сканирующей цепи, подключаемые к выходам элементов памяти основной цепи, на входе которых имеетместо повреждение, приводящее к константной единице на выходе этих элементов памяти.Шаг .7. Выполняются шаги 1 и 3 первого режима.Шаг 8. Выполняются шаги 2 и 3 четвертого режима.Шаг 9. На вход А 2 устройства подается "1".Шаг 10. На тактовый вход устройства подается К тактовых импульсов,где К равно числу единичных задержеквспомогательной сканирующей цепи.Шаг 11. Считанная с выхода В 2устройства информация анализируется. Номера содержащих ноль битов, считанных из вспомогательной сканирующей цепи, указывают на элементы памяти вспомогательной сканирующей цепи, подключаемые к выходам элементов памяти первой группы, на входе которых имеет место повреждение, приводящее к константному нулю на выходе этих элементов памяти.5-й режим работы.Режим проверки работы вспомогательной сканирующей цепи.Шаг 1. Подачей управляющего сигнала на вход Р 1 устройства переключатели 2, 13 переключаются в состояние, в котором вход А 2 через переключатель 12 подключается к элементу памяти 10, выход элемента памяти 10 через переключатель 13 подключается к входу элемента памяти 11, выход элемента памяти 11 через переключатель 14 подключается к выходу В 2 устройства.Таким образом, элементы памяти второй группы образуют вспомогательную сканирующую цепь, входом которой является вход А 2 устройства, а выходом является выход В 2 устройства.Шаг 2. На вход А 2 устройства подается "О", а на тактовый вход подается К тактовых импульсов, где К равно числу единичных задержек вспомогательной сканирующей цепи.Шаг 3. На вход Л 2 устройства подается "1, а на тактовый вход устройства подается К тактовых импульсов, где К равно числу единичных задержек вспомогательной сканирующей цепи.Шаг 4. Сравниваются состояния выхода В 2 после шагов 2 и 3. Если состояния одинаковые, то принимается решение о наличии обрыва во вспомогательной сканирующей цепи.Таким образом, имеется воэможность в режиме 4 диагностировать дефекты сканирующей цепи, приводящие к появлению константного нуля на выходе регистра, на входе которого имеет место. повреждение,Ф о р м у л а и з о б,р е т е н и яТестопригодное цифровое устройств 9, содержащее комбинационный решающий блок, первую группу И элементов памяти и первую группу Ы+ переключателей, управляющие входы которых соединены1578715 Составитель И.ХазоваРедактор М.Циткина Техред М,Дидык . . Корректор С.Шевкун. Заказ 1917 Тираж 567 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 с первым входом установки режима устройства, первые информационные входы, с первого по Я-й переключателей первой группы соединены с соответствую 5 щими выходами первой группы выходов комбинационного решающего блока, выходы с первого по М-й переключателей группы соединены с информационными входами соответственно с,первого по И-й элементов памяти группы, синхровходы которых соединены с тактовым входом устройства, выходы с первого по И-й элементов памяти группы соединены с вторыми информационными входамис второго по (И+1) -й переключателей группы и соответствующими входами первой группы входом комбинационного решающего блока, второй информационный вход первого переключателя группы о соединен с первым входом второй группы входов комбинационного решающегоблока, которая является группой инфор мационных входов устройства, первый , выход второй группы выходов комбина ционного решающего блока соединен с вторым информационным входом (И+1)- го переключателя группы, выход которого является первым выходом группы выходов устройства, с третьего по 30 В-й выходы второй группы комбинационного решающего блока являются соот" .ветствующими выходами группы выходов устройства, о т л и ч а ю щ е е с ятем, что, с целью повышения точностидиагностирования, в устройство введены вторая группа из К элементов памяти и вторая группа из К+ 1 переключателей (где К определяется заданнойточностью диагностирования), причемуправляющие входы К+1 переключателейвторой группы соединены с вторым входом установки режима устройства, первые информационные вхеды с первогопо К-й переключателей второй группысоединены с выходами соответствующихэлементов памяти первой группы, первый информационный вход (К+ 1)-го переключателя второй группы соединенсо вторым выходом второй группы выходов комбинационного решающего блока,а выход является вторым выходом группы выходов устройства, выходы с первого по К-й переключателей второйгруппы соединены соответственно с информационными входами с первого поК-й элементов памяти второй группы,выходы которых соединены соответственно с вторыми информационными входами с второго по (К+1)-й переключателей второй группы, второй информационный вход первого переключателя второйгруппы соединен с вторым входом группы информационных входов устройства