Устройство для программного управления

А 1 1) С 05 В 19/1 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ПЮТ СССР ПИСАНИЕ ИЗОБРЕТЕН 4453372/24-2430,06,8807.06.90, Бвл. 11- 21П, В. Сахон и С, В, Омельченко 621.503.55(088.8)Коган Б. М, Электронные вычисли ные машины и системы. - И.: Энеромиздат, 1985, с. 169, рис. 7,6. вторское свидетельство СССР 52759, кл. С 05 В 19/18, 1985 УСТРОЙСТВО ПЛЯ ПРОГРАММНОГО УП- ЕНИЯ(2 ти при ой вр азные содержитор 2,мяти, эадреса,регистр регистр и второ тельный рои 15 сор 16 воляет за сче к импульс- пользоваетение относит е и может быть ной техни мациикоманд лите ЛЯ(72) (53) (56) тель гоатА У 12 (54) РАВЛ (57) устроиствах автоматики и вычисьной техники. Цельв изобретения тся кономия объема блока памяуправлении системами по жес менной цикло грамме, имевей временные циклы. Устройство т входной счетчик 1 дениА; выходной регистр 3, блок лемент 5 задержки, счет:и к вход 7 и выход 8, н пер- ых ов 9- 9 сдвига. и вторых ов 10- 10 п сдвига, первый й 1 2 мультиплексоры, дополн " счетчик 13, первый 14 и вто. триггеры, третий мультпплекПредлагаемое устройство позуменьнить объем блока памяти исклвчения избыточной инфорутем преобразования длинных в короткие. 1 ил.Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в качестве устройства управления системами н реальноммасштабе времени.Целью изобретения является экономия обьема памяти устройства эа счетуменьшения части объема избыточнойинформации путем выравнивания разрядности кода временного интервала и кода операции по совокупности из наиболее повторяющихся команд, при этомдлинные команды разбинаются на не"сколько обычных.На чертеже приведсна структурнаясхема предлагаемого устройства.Устройство для программнога управления содержит входной счетчик 1,дешифратор 2, выходной регистр 3,блок 4 памяти, элемент 5 задержкикаскадное соединение одновибратарав),счетчик б адреса, выход которого подключен к адресному входу блока 4 памяти, первый вход входного счетчика1 является входом 7 устройства, выходэлемента 5 задержки соединен с входомсчетчика 6 адреса, выход выходного регистра соединен с дешифряторам 2, выход которого является выходом Я,устройства, которое содержит первую 99, и вторую 10 - 1 Ц. группы регкстров сдвига, первый 11 к второй 12мультиплексоры, дополнительный счетчик 13 импульсов,.первый 14 и второй3515 триггеры и третий мультиплексор 16,Устройство работает следующим образам,Обычная команда - команда заданнойдлины, разрядность которой позволяетпроизводить выдачу някбэлее частавстречающихся команд,состоящим кз кодов операции к интервалов времени между командами,Каждая ячейка памяти блока 4 памяти содержит код операции и кад временного интервала, через который долж на быть выполнена следующая команда,а также признак следования длинныхкоманд, который указывает ее первый5 Ои последний адрес. С цепью наиболееэффективного использования блока памяти длинные команды разбиты на несколь-.ко обычных команд.В исходном состоянии счетчик 6 яд=реса установлен в нулевое состояние,55триггер 14 находится в исходном состоянии, сигнал с ега ныхода устананливяеч"мультиплексор 1 в полажение когда вход 7 подключен к счетномувходу счетчика 13, причем состояниесчетчика 1 мажет быть произвольным,так как выход переноса счетчика 1 заблокирован мультиплексором 11, Во всеразряды нхаднаго 1 и даполнцтельного13 счетчиков записаны, единицы, первыйи второй 15 триггеры установленын нулевое состояние, при этом нулевоесостояние счетчика 6 адреса соответствует адресу первой ячейки блока 4памяти, а вход 7 устройства через втарай мультиплексор 1 подключен к входудополнктельного счетчика 13,Поступивший ня нход 7 устройства сигнал входной частоты вызывает появление сигнала переполнения дополнительного счетчика 13, который черезвход мультиплексора 1 б, поступив ня управляющий вход блока 4 памя-.ти, производит считывание содержимогопервой ячейки памяти в ш первых, регистрах 9 - 9 щ сдвига к н и разрядоввыходного регистра 3 па сигналу с управляющего выходя блока 4 памяти, Свыходя дополнительного счетчика 13сигнал также поступает ня вход триггера 4, который остается в исходном состоянии в случае прахажденкя обычнойкоманды, Записанный в ш первых регистрах 9- 9сдвига кад временнага интервяля, через который необходимо выполнить следующую команду, поступаетпа входам в дополнительный счетчик 13Задержанный элементом 5 задержки сигнал увеличивает содержимое счетчикаб адреса на единицу. Кад операции си разрядан выходного регистра 3 поступает ня вход дешкфратаря 2 к навыходе 8 устройства появляется сигналуправления, Сигналами входной частотычерез мультиплексор 11 отсчитываетсявременной интервал между командами,при этом сигнал переполнения дополнительного счетчика 13 вызывает считывяние содержимого второй ячейки памятиблока 4 памяти к т.д. В дальнейшемработа устройства повторяется прк поступлении обычных команд,Считывание длинных команд с блокапамяти осуществляется последовательна в виде 1 составляющих частей команды, которые отличаются от обычных команд признакам опознавания,Устройство при исполнении длинной команды, состоящей кз нескольких обычььп команд, работает следующим образам э69804 Фс рм ул я30 кзсбрете 5Пусть по очередному сигналу переполнения счетчика 13, который поступает через мультиплексор 16 на управляющий вход блока 4, памяти, происходит считывание содержимого ячейки памяти, имеющей опознавание длинной команды. При этом по сигналу с управляющего выхода блока 4 памяти с приходом входной частоты (по входу 7) срабатывает триггер 15, выходной сигнал которогс переводит мультиплексор16 в состояние, отключающее выход. счетчика 3 и подключающее входную частоту к элементу 5 задержки и управляющему входу блока 4 памяти, По срабатыванию тркггера 14 посредством мультиплексора 12 выход переноса входного счетчика 1 подключается к входу дополнительного счетчика 13, Одновременно сигналом с второго выхода мультиплексора 12 происходит считывание информации с вторых п выходов .блока 4 памяти в и регистров 10 10сдвига, запись которых на выходной регистр 3 запрещена сигналом с выхода мультиплексора 12, При этом код временного интервала адреса длинной команды записывается в н первыхрегистров 9 - 9сдвига по сигналу , с второго выхода элемента 5 задержки, а код операции - в п второй группы регистров 1 О- 10, Далее с приходом импульсов входной частоты через мультиплексор 16 с задержкой происходит увеличение содержимого счетчика 6 адреса на единицу к последовательное считывание информации с блока 4 памяти с соответствующим сдвигом ранее записанной кнАсрмацкк в н первой груп пы регистров 9 - 9 ,сдвига к и второй группы регистров О - 10сдвига соответственно дс прихода сигнала с признаком последнего адреса длинной команды, С приводом 1-го (последнего) адреса с управляющего выхода блока памяти поступает сигнал на триггер 14,и триггер 15 по импульсу входной частоты в.зврапяется в исходное состояние, подключая выход дополнительного счетчика 13 через мультиплексор 16 к управляющему входу блока 4 памяти и к входу элемента 5 задержки.При этом по сигналу с выхода элемента 5 задержки через мультиплексор 12 производится запись кода временного интервала первой и второй группы выходов ш первых регистров 9- 9 ги сдвига в дополнительный 13 и входной 1 счетчики, а код операций с выходови вторых регистров 10 - 10 сдвигав выходной регистр 3 и через дешифратор 2 на выход 8 устройства,Сигналами входной частоты отсцитывается временной интервал, сигналпереполнения с дополнительного счетчика 13 вызывает считывание содержи 1 О мого очередной ячейки блока 4 памятии далее работа устройства повторяется,Начальная запись в блок 4 памятиможет быть осущестьлена путем в-ния дополнительногс адресногои входа импульсов зялоп цеп:чальной записи не показаны)В предлагаемом устройстве объемпамяти уменыпен зя счет ксклдч.гкя20 поля памяти, содержащего адрес слет.ке 1 ей командь 1, что соответственнсуменьнает аппяратурные затраты, Крс".- того, устройство для программного уравленкя по сравнению с известным25 позволяет уменьппть объем блока памятк за счет исключения избыточнойформации путем преобразсванкя длинны.,команд в короткие. Устройство для программного у;,;.ленкя, ссдержапьзе входной счетчик,дешифратор, выходной регистр, блокпамяти, элемент задержки и счетчик 35,адреса выхсд котс-сгс псдклоченадресному входу блока памяти, первьпвход входного счетчика является входом устройства, первьп выход элементазадержки соединен с входом счетчикаадреса, выход выходного регксгря соединен с деп 1 кфрятсрсм, выход которогоявляется выходом устройстгя, с тл к ч а ю ш е е с я тем, что, с целью экономик объема пямятк прк управлении системами пс жесткой ьременнойциклогрямме, имеющей разные цккл, внего введены первая к вт=,;.:ярегистров сдвига, первый, второй итретий мультиплексоры, допслнктельньпсчетчик импульсов, первый к второйтриггеры, прк этом первая группа выходов блока памяти соединена с входамк последовательной записи регистровсдвига первой группы, вторая группка 55выходов блока памяти соединена с входами последовательной записи регист-,ров сдвига второй группы, а также спервой группой входов записи выходного регистра соответственно, группа1569804 Составитель И, ИвецРедактор И. Дербак Техред И.Дндык Корректор М. 11 ожо Заказ 1449 Тираж б 73 Подписное ВНИИПИ Государственного комитета по изобретениям н открытиям при ГКНТ СССР 113035, Москва, Ж, Рауиская наб д. 4/5Производственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина,101 первых выходов регистров сдвига первой группы соединена с первой группойинформационных входов дополиительногосчетчика импульсов, группа вторых выходов регистра сдвига первой группысоединена с группой щформационных входов входного счетчика, выход пе"реноса которого соединен с первым информационным входом первого мультиплексора, управляющий вход которогосоединен с прямым выходом первоготриггера, а выход - со счетным входомдополнительного счетчика импульсовустановочный вход которого соединен,с установочным входом входного счетчика, с входом записи выходного реги"тра и с первым выходом второго мультиплексора, второй выход которого сои единен с второй группой входов регистров сдвига второй группы, выходы которых подключены к второй группе входов выходного регистра, второй выход элемента задержки соединен с 25 группой вторых разрядных входов регистров сдвига первой группы и с инфор-.мационным входом второго мулвтщплексора, информационный вход .устройствасоединен с вторым информационным входом первого мультиплексора и с тактирующим входом второго триггера, ин 4 ормационный вход которого соединенс управляющим входом второго мультиплексора, с выходом управляющей информации блока памяти и с информационным входом первого триггера, управляющий вход которого соединен с выходом переполнения дополнительногосчетчика импульса и с управляющимвходом третьего мультиплексора, первый информационный вход которого сое -динен с выходом второго триггера, ьт.рой информационный вход третьегомультиплексора соединен с информационным входом устройства, а выход третьего мультиплексора подключен к входу элемента задержки и к входу считывания блока памяти,