Адаптивный коммутатор

30 Изобретение относится к разделутехнической физики, а именно к области сбора и передшчи сигналов, иможет быть использовано при сборе ипередаче результатов измерений.Цель изобретения - повьппецие информативности сокращения длины цифровой комбинации кадра в момент смены режимов формирования кадра. 1 ОНа чертеже приведена структурнаясхема адаптивного коммутатора.Адаптивный коммутатор содержит информационные входы 1, блок 2 считывания, коммутатор 3, аналого-цифравой преобразователь 4, блок 5 памяти,блок 6 сравнения, счетчик 7, блок 8регистров, блок 9 управления, блок1 О формирования режимов, информационНые выходы 11 блока 10, 20Блок 9 управления содержит элемент12 задержки, первый ключ 13, элементИЛИ 14, счетчик 15, втарац ключ 16,триггер 17, элемент И 18, делитель19 частоты, третий ключ 20 и генератор 21Блок 10 формирования режимов содержит первый блок 22 ключей, триггер23, второй блок 24 ключей, элементыИЛИ 25 и 26, ключ 27.В исходном состоянии триггеры 17и 23 держат единичные разрешающиесигналы на управляющих входах соответственно ключа 20 и блока 24 клочей, ключи 13, 16, 27 и блок 22 ключей закрыты, счетчики 7 и э обцуле 35ны,В блоке 9 управления импульсы атзадающего генератора 21 через ключ20 и делитель 19 частоты подаются в40коммутатор 3 и через элемент ИЛИ 14поступают также в счетчик 15 адресаи на управляющий считыванием входблока 5. Сигналы с информационныхвходов 1 через коммутатор 3 и аналого-цифровой преобразователь (АЦП) 4в параллельном коде поступьпот в блок6, в который из блока 5 памяти пода-.ются предыдущие отсчеты, выбираемыепо адресам, получаемым из счетчика5 адреса, Блок Ь сравнения определяет разность текущего и предыдущегозначений и сравнивает ее с порогомсрабатывания, В случае превьппенияэтого порога с блока 6 сравнения йа55ключ 13 поступает разрешающий сигнал, а в счетчик 7 и блок 8 регистров по указанному адресу записывается едицицз. При этом единичный сигнал с элемента 12 задорпи чг реэ ключ 13 поступает ца уццеляющцй записью вход блока 5 памяти, в котором ца месте предыдущего отсчета запиывается текущее значение результата измерения, Если же разность оказывается меньше или равна порогу срабатывания, та ключ 13 остается закрытым, запись в счетчик 7 и блок 5 памяти не производится, а в блоке 8 регистров по указанному адресу заносится ноль. Счетчик 7 подсчитывает число И избыточных отсчетов, поступивших за время одного цикла опроса коммутатора. При превышении 1-граничного числа М , рассчитанного из условия равенства цифровой последовательности при адресном и безадресном режимах, счетчик 7 переполняется, на триггер 23 поступает сигнал переполнения, перебрасывающий единичный сигнал триггера 23 на вход элемента ИЛИ 26 и через элемент ИЛИ 25 ца вход сброса в ноль счетчика т,еблок 10 переходит в готовность к безадресному формированию кадра. По окончании опроса коммутатора 3 счетчик 15 адреса переполняется и обнуляется, сигнал переполнения подается на вход элемента И 18, который его не пропускает из-за отсутствия единичного сигнала на втором своем входе, кроме того, сигнал переполцеция счетчика 15 адреса переключает триггер 17, который закрывает ключ 20, открывает ключи 6 и 27,подает единичный сигнал на второй вход элемента И 18. Теперь импульсы от за-. дающего генератора 21 через ключ 1 б и элемент ИЛИ 14 поступают в счетчик 15 адреса и ца управляющий считыванием вход блока 5 памяти, каторьп выдает все отсчеты на блок 22 ключей, Так как на управляющий вход блока 22 ключей от триггера 23 через элемент ИЛИ 26 и клкч 27 подается единичный разрешающий сигнал,всеотсчеты из блока 5 памяти выдаются в блок 2 считывания без адресов, где они преобразуются в последовательный код и поступают в канал связи.Если счетчик 7 за время цикла опроса коммутатора 3 не переполняется, триггер 23 це переключается и блок 10 формирования режимов остается в готовности к адресному формированию кадра. Тогда прц считывании отсчетов чз блока 5 памяти на блок 22 ключей515через блок 24 ключей поступают также значения адреса. Однако блок 22ключей пропускает на блок 2 считывания адреса и значения только существенных результатов измерения, получая на управляющий вход с блока 8регистров через элемент ИЛИ 26 иключ 27 соответствующие существенным отсчетам единичные сигналы,т.е,блок 10 формирования режимов работает в адресном режиме,По окончании считывания счетчик15 адреса вновь переполняется и выдает сигнал на переключение триггера 17, а через элемент И 18 сигналпереполнения поступает на триггер23 и элемент ИЛИ 25, что приводитк обнулению счетчика 7 и переключению триггера 23 в исходное положение. Смена сигналов на выходах триггера 17 открывает ключ 20, закрывает ключи 16 и 27. Устройство сноваперейдет к опросу коммутатора 3,Устранение задержки реакции устройства на смену режима позволяетзначительно сократить длину цифровойпоследовательности в кадре.Формула изобретения1. Адаптивный коммутатор, содержащий коммутатор, информационные входы которого являются информационными входами адаптивного коммутатора, выход коммутатора соединен с входом аналого-цифрового преобразователя, выходы которого подключены к соответствующим входам первой группы блока сравнения и информационным входам блока памяти, блок управления, счетчик, управляющий вход которого соединен с выходом блока сравнения, выходы блока памяти подключены к соответствующим входам второй группы блока сравнения, блок сравнения, блок считывания, о т л и ч а ю щ и й с я тем, что, с целью повышения информативности, в него введены блок формирования режимов, блок регистров и счетчик, выход блока сравнения соединен с входом блока управления и управляющим входом блока регистров, выход которого подключен к первому входу блока формирования режимов, второй вход и выход которого подключены к выходу и входу счетчика соответственно, второй и третий выходы и выходы группы блока управления36425о О 50 55 15 20 25 30 35 40 45 подключены соответственно к синхронизирующему, управляющему и адреснымвходам блока памяти, входы первойгруппы блока формирования режимовсоединены с соответствующими выходами блока памяти, входы второй группы блока формирования режимов и входы группы блока регистров объединены и подключены к соответствующим выходам группы блока управления, четвертый и пятый выходы которого соединены соответственно с третьим ичетвертым входами блока формированиярежимов, выходы группы которого подключены к соответствующим входамблока считывания,2, Коммутатор по п.1, о т л и -ч а ю щ и й с я тем, что блок управления содержит элемент И, элементзадержки, ключи, элемент ИЛИ,триггерсчетчик, делитель частоты и генератор, выход которого подключен к первым входам первого и второго ключей,выходы которых соединены соответственно с первым входом элемента ИЛИи через делитель частоты - с вторымвходом элемента ИЛИ и входом элемента задержки, и является первым выходом блока, выход элемента задержкисоединен с первым входом третьегоключа, второй вход и выход которогоявляются соответственно входом и вторым выходом блока, выход элементаИЛИ является третьим выходом блокаи подключен к входу счетчика, выходы группы которого являются выходами группы блока, выход счетчика подключен к первому входу элемента И ивходу триггера, первый выход которого соединен с вторым входом второгоключа, второй выход триггера соединен с вторыми входами первого ключаи элемента И и является пятым выходом блока, выход элемента И является четвертым выходом блока. 3, Коммутатор по п.1, о т л и ч аю щ и й с я тем, что блок формирования режимов содержит элементы ИЛИ, триггер, блоки ключей и ключ, первый вход которого является четвертым входом блока, вь 1 ход ключа соединен с входом первого блока ключей, выходы которого являются соответственно выходами группы блока, входы первой группы являются входами первой группы блока, входами второй группы блока являются входы группы второго бло1536425 Составитель З.НиэамутдиноваРедактор МПетрова Техред М.Дидык Корректор В. Гирняк Заказ 111 Тираж 433 ПодписноеВНИИ 11 И Государственного комитета по изобретениям н открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 1 ронзводственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина,101 ка ключей, выходы которого подключены к входам второй группы первогоблока ключей, первый выход триггерасоединен с входом второго блока ключей, второй выход триггера подключенк первым входам первого и второгоэлементов ИЛИ, второй вход первогоэлемента ИЛИ объединен с первым входом триггера и является третьим входом блока, выход первого элементаИЛИ является выходом блока, второйвход второго элемента ИЛИ и триггераявляются соответственно первым и вторым входами блока, выход второго элемента ИЛИ соединен с вторым входомключа.