Устройство коррекции шкалы времени

(51)4 Н 7/02, С 04 С 11/11 ОБРЕТЕНИЯ ПИСА ТВ ИДЕТ щий блок 2, разоватег 1 ь 4 5 сдвига, фо регистригналовя 7 и 11,1 О, блокИ 13, форульсов ци6 паден управл счетчи сравне мирова ия 8аков ратор л-т И ния 12 тель 1 во С ых и тель дости ексора 16 ровагеля помошью к овани ве мул плек АПЫ ВРЕтриг 9 одиние,/ и 18 импуль гвляетс грубой1 ил орых ночных адио- вышен, орми ич ции шкалы и точнои ко в ремени,зосдвигаюврем ОСУДАРСТВЕННЫЙ НОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМРИ ГННТ СССР д ВТОРСНОМ(54) УСТРОЙСТВО КОРРЕКЦИИН НИ(,7) Изобрегение относитсятехнике. Цегь изобретенияточности коррекции шкалы вУст-ао содержит г-р 1, фа елитель частоты, преоб кода кор мировате л-ты сов 9, дешиф кодов, э одиночноо 15. Ц мульгипл и формиИзобретение относится к радиотехнике и приборостроению и может быть использовано в синхрониэирующих устройствах и хранителях времени для коррек 5ции шкалы времени,Целью изобретения является повышение точности коррекции шкалы времени.На чертеже приведена структурнаясхема устройства коррекции шкалы времени.Устройство коррекции шкалы времени содержит генератор 1 фазосдвигающий блок 2, делитель 3 частоты,преобразователь 4 кода коррекции,регистр 5 сдвига, формирователь 6 сигналов управления, первый элемент совпадения 7, первый и второй счетчики8 и 9, дешифратор 10, второй элементсовпадения 11, блок 12 сравнения20кодов, элемент ИЛИ 13, формирователь14 одиночных импульсов, первый и второй мультиплексоры 15 и 16, первыйи второй триггеры 17 и 18, дополнительный Формирователь 19 одиночных димпульсов.Устройство коррекции шкалы времени работает следующим образом.Генератор 1 является источникомимпульсов для запуска фазосдвигающего ЗОблока 2, который представляет собойделитель частоты с переменным коэффициентом деления. В исходном состояниикоэффициент деления блока 2 равен К,что определяется наличием на еговтором управляющем входе "0",Импульсы с выхода фазосдвигающегобпока 2 поступают на вход делителя 3,который производит дальнейшее делениечастоты входного сигнала, Формируя 40на вьходах своих разрядов синхроннуюсетку частот и счет времени (например, секунд, минут, часов). Таким образам, делитель 3 осуществляет функцию Формирования и хранения шкалы вре мени,С выхода делителя 3 импульсные сигналы с периодом повторения, определяющим масштаб грубой коррекции, подаются на первый вход мультиплексора 15.На второй вход мультиплексора 15 подаются импульсы с выхода фазосдвигающего блока 2, период повторения которых определяет масштаб точной коррекции,В процессе работы из-эа отличиячастоты генератора 1 от номинальногозначения (например, в результате старения" кварцевого резонатора) шкала времени, формируемая делителем 3, начинает отставать или опережать шкалувремени эталонных часов. Это требуетпроведения коррекции шкалы времениустройства с целью совмещения ее повремени со шкалой времени эталонныхчасов,Для коррекции шкалы времени накомандный вход устройства подается команда "коррекция" в виде "1" произвольной длительностью. Этот сигналпоступает на вход формирователя 14,на выходе которого формируется импульсопределенной длительности,Импульс с выхода формирователя 14через элемент ИЛИ 13 поступает наустановочный вход первого счетчика 8и сбрасывает его. При этом на выходеблока 12 появляется "1". Этот же импульс сбрасывает второй счетчик 9. Приэтом на выходе дешифратора 10 появляется "1", которая подается на второйвход второго элемента совпадения 11,поддерживая на его выходе "0". Импульс с выхода формирователя 14 поступает также на К-вход первого триггера 17 и на 5-вход второго триггера 18."0" с выхода первого триггера 17 подается ча первый вход дополнительногоформирователя 19, подготавливая его кработе. "1 с выхода второго триггера 18 подается на входы управленияпервым и вторым мультиплексором 15и 16. При этом на выход первого мультиплексора 15 проходят импульсы с выхода делителя 3, а на выходы второгомультиплексора 16 - код с выходовстарших - 1-1 разрядов регистра 5.На информационный вход устройстваподается последовательный И-разрядный код коррекции, имеющий следующуюструктуру: младший разряд - знак,следующие 1-1 разрядов - величинаточной коррекции М ,старшие Чразрядов - величина грубой коррекции И.Код подается старшими разрядами вперед на вход преобразователя 4 по двумлиниям в виде прямого и инверсногокодов. На информационном выходе преобразователя 4 формируется прямой кодкоррекции, а на тактовом выходетактовые импульсы сдвига. Код коррекции записывается в регистр 5. Одновременно второй счетчик 9 подсчитывает число тактовых импульсов сдви, га, т.е. число разрядов кода коррекции, записанных в регистр 5. Как только в регистр 5 запишутся все Я раз 5 15259 рядов кода, на выходе дешифратора 10 появляется "Он который поступает на второй (инверсный) вход второго элемента 11 совпадения.1 110 , поступающий на второй вход5 второго элемента 11 совпадения, вызывает появление на его выходе "1 н так как на первом входе присутствует "1" с выхода блока 12."1" с выхода второго элемента 11 совпадения подается на первый вход формирователя 6. После этого по заднему фронту импульса, поступающего на второй вход, на выходе формирова теля 6 появляется сигнал управления в виде "1", Сигнал управления поступает на второй управляющий вход фазосдвигающего блока 2 и изменяет его коэфФициент деления на К+1 в зависимости р 0 от знака, поступающего на первый управляющий вход с выхода младшего разряда регистра 5. Одновременно сигнал управления открывает первый элемент совпадения 7. При этом импульсы с выхода первого мультиплексора 15 начинают проходить на счетный вход первого счетчика 8. Изменение коэффициента деления фа зосдвигающего блока 2 на К+1 приводит к тому, что каждый импульс на выходе сдвигается в сторону отставания или опережения относительно импульсов на выходе блока 2 при исходном коэффи 35 циенте деления. Это приводит к сдвигу шкалы времени, формируемой делителем 3, Первый счетчик 8 подсчитывает число импульсов, поступающих на его вход, двоичный код с выходов его 40 разрядов поступает на первые входы блока 12, на вторые входы которого поступает двоичный код величины грубой коррекции с выходов второго мультиплексора 16, При совпадении кодов 45 на выходе блока 12 формируется перепад напряжения из состояния "1" в состояние "0", По этому перепаду переворачивается первый триггер 17. Логиче=" кий "0" с выхода блока 12 запирает второй элемент совпадения 11, с выхода которого "0" поступает на первый вход Формирователя 6, формирователь 6 возвращается в исходное состояние, и ло" гический "0" с его выхода восстанавливает исходный коэффициент деления фазосдвигающего блока 2 и запрещает прохождение сигналов через первый элемент совпадения 7. 11 111 с выхода первого триггера 17 поступает на первый вход дополнительного Формирователя 19, на выходе которого выделяется второй импульс из последовательности поступающей на его второй вход с выхода делителя 3 через первый мультиплексор 15. Этот. импульс поступает на К-вход второго триггера 18 и устанавливает его нулевое сос 11 1тояние. 0 с выхода второго триггера 18 подается на управпяющие входы первого и второго мультиплексоров 15 и 16, при этом на выход первого мультиплексора 15 начинают проходить импульсы с выхода блока 2, а на выходы второго мультиплексора 16 - на двоичный код точной коррекции с выходов младцих разрядов регистра 5 за исключением первого разряда,Импульс с выхода дополнительного формирователя 19 через элемент ИЛИ 13 подается на установочный вход первого счетчика 8 и сбрасывает его, На выходе блока 12 появляется "1", которая подается на первый вход второго элемента совпадения 11. На втором входе второго элемента совппения 11 присутствует "0 с выхода дешифратора 10.На выходе второго элемента совпадения 11 появляется "1, которая запускает формирователь 6, По заднему Фронту второго импульса на втором входе Формирователь 6 формирует на выходе сигнал управления в виде логической 1, который изменяет коэффициент деления блока 2 на ,К+1) в зависимости от знака коррекции и разрешает прохождение импульсов, поступающих с выхода блока 2 через первый мультиплексор 15, на счетный вход первого счетчика 8 через первый элемент совпадения При совпадении кода, поступающего с выходов разрядов первого счетчика 8 на первый вход блока 12 с кодом точной коррекции, поступающим с выходов второго мультиплексора 16 на вторые входы на выходе блока 12 появпяе гся 11 10 , который запирает второй элемент совпадения 11, "0" с выхода второго элемента совпадения 11 возвращает формирователь 6 в исходное состояние. "0" с выхода Формирователя 6 восстанавливает исходный коэффициент деления блока 2 и запрещает прохождение сигналов через первый элемент совпадения 7. Одновременно перепад напряжения из "1" в "0" с выхода блока1525932 12 переворачивает первый триггер 17,на выходе которого появляется "0".Величина сдвига шкалы времени,полученная в результате коррекции,равна(и,к,+и,),коэффициент деления делителя 3 от входа до выхода,соединенного с первым входомпервого мультиплексора 15;величина грубой коррекции;величина точной коррекции;период повторенчя импульсовгенератора 1. КС=+Тгде К,И Ч 2 Т Формула изобретения Составитель О.ИельковаРедактор Н,Горват Техред М.Ходанич Корректор И.ИускаЗаказ 726/56 Тираж 626 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат Патент, г. Ужгород, ул. Гаарина,101 Устройство коррекции шкалы времени, содержащее последовательно соединенные генератор, Фазосдвигающий блок, делитель частоты и первый мультиплексор, последовательно соединенные первый элемент совпадения, первый счетчик, блок сравнения кодов, второй элемент совпадения и Формирователь сигналов управления, Формирователь одиночных импульсон, элемент ИЛИ, последовательно гоединенные преобразователь ко. и да коррекции, второй счетчик и дешифратор, а также регистр сдвига, к первому и второму входам которого подключены соответственно первый выход преобразователя кода коррекции и второй выход преобразователя кода коррек .35 ции, объединенный со счетным входом второго счетчика, выход младшего разряда регистра сдвига подключен к первому управляющему входу Фазосдвигающего40 блока, к второму управляющему входу которого подключены объединенные первый вход первого элемента совпадения и выход Формирователя сигналов управления к второму входу которого под45 ключены объединенные второй вход первого элемента совпадения и выход первого мультиплексора, к второму информационному входу которого подключен выход Фазосдвигающего блока, выход де шифратора подключен к второму входу второго элемента совпадения, вход преобразователя кода коррекции является кодовым входом устройства, о т л ич а ю щ е е с я тем, что, с целью повышения точности коррекции шкалы времени, введены первый и второй триггеры, дополнительный формирователь одиночных импульсов и второй мультиплексор, к управляющему входу которого подключены объединенные выход второго триггера и третий информационный вход первого мультиплексора, выход формирователя одиночных импульсов подключен к объединенным первому входу элемента ИЛИ, установочным входам первого и нтогого триггеоон и установочным входам второго счетчика, выход первого триггера через дополнительный формирователь одиночных импульсов под ключен к объединенным счетному вход( второго триггера и нт рому вход элеме:1 та ИЛИ, выход когорого подклл 1 чеустановочному входу первогосчетчика, счетный нод первого тоиггс ра подключен к выходу блока сравнения кодов, к первой и второй гр, пла л информационных входон в 1 р .о мульти" плексооа подключены соотве 1 стненно первая и вторая группы выходом регин ра сдвига, выходы второго мультиплек сора подключены к второй группе нхо - дов блока сравнения кодов, вход Формирователя одиночных импульсов является командным входом устройства, нто рой вход дополнительного формиронател одиночных импульсов подключен к второ му входу Формирователя сигнллов управления,