Устройство регистрации

(57) Изобретение. относится к техэлектроизмерений и может быть испзовано для автоматической калибрв цифровых приборах. Цель изобрения " повышение точности измерен достигается путем записи в регистр17 кода цифроаналогового преобразователя 5, соответствующего напряжениюдрейфа при величине кода на выходеаналого-цифрового преобразователя 3,соответствующего середине его рабочего диапазонаВ режиме считыванияв сумматоре 18 происходит компенсациядрейфа. Устройство содержит также "коммутаторы 1, 6, 11, 11), 15, усилитель 2, запоминающий блок , компараторы 7 и 12 кодов, мультиплексор 8,триггер 9 режима калибровки, запоминающий блок 10 калибровки, триггер13 и элемент ИЛИ 16. 1 ил.Изобретение относится к областиэлектроизмерений и может быть использовано для автоматической калибровкив цифровых приборах.5Цель изобретения - повышение точности измерений путем устранениявлияния "дрейфа".На чертеже изображена блок-схемаустройства регистрации. 10Устройство регистрации содержитвходной коммутатор 1, усилитель 2,аналого-циФровой преобразователь 3.,запоминающий блок 4, цифроаналоговый преобразователь 5, коммутатор бчастот, компаратор 7, кодов, мультиплексор 8, триггер 9 режима калибровки, запоминающий блок 10, калибровки,коммутатор 11, компаратор 12, триггер13, первый и второй коммутаторы 14 и 2015 частоты, элемент 16 ИЛИ, регистр17 и сумматор 18, причем, входнойкоммутатор 1, усилитель 2 и аналогоцифровой преобразователь 3 соединеныпоследовательно, выходы аналого-цифрового преобразователя 3 соединенысо входами запоминающего блока 4,компаратора 7 кодов, компаратора 12 имультиплексора 8, второй вход которого соединен с выходом запоминающего З 0 блока 4, а управляющий вход соединен с выходом триггера 9 режима калибровки, входами запоминающего блока 10. калибровки, коммутатора 11, триггера13 и элемента 16 ИЛИ, выход которого соединен с первым входом первого коммутатора 14 частоты и управляющим входом входного коммутатора 1, второй вход которого соединен с первым выходом цифроаналогового преобразователя 5, второй выход которого соединен с входами данных запоминающего блока 10 калибровки и регистра 17, сумми- рующий вход цифроаналогового преобра" зователя 5 соединен с первым входом коммутатора 11 и выходом первого коммутатора 14 частоты, вычитающий вход циФроаналогового преобразователя 5 соединен с выходом второго коммутатора 15 частоты, управляющий вход за,поминающего блока 4 соединен с шиной "Записьн и со входами триггера 9 режима калибровки, триггера 13, регистра 17 и коммутатора б частот, входы которого соединены с шинами команд55 "Запись" и Тчитывание" и тактовых частот записи и считывания, а выход соединен с тактовым входом запоминающего блока 4, первый вход триггера 9 режима калибровки соединен с выходом компаратора 7 кодов, выход мультиплексора 8 соединен со входом адреса запоминающего блока 10 калибровки, тактовый вход которого соединен с выходом коммутатора 11, второй вход которого соединен со входом коммутатора 6 частот и шиной тактовой частоты считывания, выход запоминающего блока 10 калибровки соединен со входом сумматора 18, другой вход которого соединен с выходом регистра 17, а выход соединен с выходом устройства, вывыход триггера 13 соединен со вторым входом элемента 16 ИЛИ, первым входом второго коммутатора 15 частоты и управляющим входом компаратора 12, первый и второй выходы которого соединены соответственно с третьими вХодами первого и второго коммутаторов 14 и 15 частоты, вторые входы которых соединены с линией тактовой частоты ЦАП.Устройство работает следующим образом.В исходном состоянии триггер 13 разрешает работу компаратора 12. При этом на вход усилителя 2 через входной коммутатор 1 поступает напряжение компенсации "дрейфа" с выхода цифроаналогового преобразователя 5, Это напряжение имеет такую величину и полярность, цтобы на выходе аналогоцифрового преобразователя 3 появился код,соответствующий середине его рабочего диапазона. Этот код сравнивается компаратором 12 с "эталонным" кодом ,середины рабочего диапазона, поступающего на другой вход компаратора 12. В случае равенства этих кодов на выходе компаратора 12 появляются сиг-: налы, запрещающие прохождение тактовой частоты цифроаналогового преобразователя через первый и второй коммутаторы 14 и 15 частоты на суммирующий и вычитающий входы цифроаналогового преобразователя 5 и напряжение на его выходе не изменяется. В случае неравенства этих кодов на соответствующем выходе компаратора 12 появляется сигнал, разрешающий прохождение тактовой частоты ЦАП через первый (если код с аналого-циФрового преобразователя 3 больше эталонного кода) или второй (в .противном случае) коммутаторы 14 или 15 частоты на суммирующий или вычитающий входы ЦАП 5, вызывая соответствующее изменение напряжения на его выходе, компенси"дрейфа" продолжается до поступлениякоманды "Запись", которая переводиттриггер 13 в состояние, запрещающееработу компараторов 12 и подклюцающееко входу усилителя 2 через входнойкоммутатор 1 исследуемый сигнал,фронтом этой же команды производитсязапись текущего кода цифроаналоговогопреобразователя 5 с его выхода в регистр 17 При этом код, фиксируемьлв регистре 17, соответствует напряжению "дрейфа" Б(др). По команде"Запись" также разрешается прохождениетактовой частоты записи Г через комЗпмутатор 6 частот на тактовый вход запоминающего блокаПри заполнении запоминающего блока 20снимается сигнал "Запись", Фронтамкоторого, триггер 9 режима калибровки устанавливается в состояние, подключающее выход аналого-цифрового преобразователя 3 через мультиплексор 258 к адресным входам запоминающегоблока 10 калибровки, разрешается работа цифроаналогового преобразователя5 и устройство переходит в режим калибровки, В этом режиме на вход усилителя 2 с цифроаналогового преобразователя 5 церез входной коммутатор1 поступает прецезионное (калиброванное) линейно-нарастающее напряжениеБ(Е) 7. Одновременно с ним на входеаналого-цифрового преобразователя 335присутствует и напряжение "дрейфа".Эти напряжения проходят. тот же про-,цесс масштабно-временного преобразо"вания, цто и входной сигнал в режиме"Запись". С выхода аналого-цифровогопреобразователя 3 цифровой код, соответствующий мгновенному значению напряжений, определяемого суммой 0(Е) ++ Б(др), поступает на компаратор 7кодов и через мультиплексор 8 - наадресные входы запоминающего блока10 калибровки, на входы данных кото-рого поступают коды с цифроаналогового преобразователя 5, а на тактовый вход поступает тактовая частотаГц, . Процесс заполнения запоминающего блока 10 калибровки йродолжается да тех пор, пока на вы-ходе аналого-цифрового,преобразова 55теля 3 не появится код, соответствующий верхней границе его диапазона.При появлении этого кода срабатывает компаратор 7 кодов, сбрасывающий 12бтриггер 9 режима калибровки, цто переводит устройство из режима калибровки в исходное состояние.Устройство переходит в режим считывания по команде "Считывание", ко".торая разрешает прохождение тактовой частоты считывания Г, церез коммутатор 6 частот на запоминающий блок4, с выхода которого коды ординатисследуемого сигнал через мультиплексор 8 с цастотой Гпоступают наадресные входы запоминающего блока10 калибровки, на тактовый вход которого через коммутатор 11 поступаетцастота Гс ., таким образом на выходезапоминающего блока 10 калибровки получаем коды, соответствующ 1 е напряжению Ц + Б(др). Эти ко;ы гаступают на второй вход сумматора 18, напервый вход которого поступает код,соответствующий Бдр), из регистра17. В сумматоре 18 происходит сложение кодов, соответствующих перечис-.ленным напряжениям. Таким образамна выходе устройства появляются коды,не содержащие погрешности, обусловленной ндрейфом".Ио окончании процесса считыванияустройство готово для записи следующего исследуемого сигнала,формула и зобретенияУстройстве регистрации,. содержащее последовательно соединенные входной коммутатор, усилитель, аналогоцифровой преобразователь, кампаратар кодов, первый вход входного коммутатора соединен с входам устройства, а второй вход соединен с первым выходом цифроаналогового преобразователя, второй выход которого соединен с входом запоминающего блока калибровки, .вход адреса которого соединен с выходом мультиплексора, первыйвход которого соединен с вьходам аналого-цифрового преобразователя, входом данных запоминающего блока и первым входом компаратора кодов, соединен с вторым входом триггера режима калибровки, первый вход которого соединен с шиной команды "Запись" и с управляющим входом запоминающего блока, тактовый вход которого соединен с вьходом коммутатора частот, входы которого соединены с шинами команд "Записьи и "Считывание" и цастот записи и сцитывания, выход данных запоми7 Составитель Н,КриновТехред Л.Олийньи Корректор Л. Бескид Редактор Н, Горват юш 4 т е Заказ 6951/11 Тираж 71 М Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. М 5 Производственно-издательский комбинат Патент", г, Ужгород, ул. Гагарина,101 нающего блока соединен с вторым входоммультиплексора, управляющий вход которого соединен с выходом триггерарежима калибровки и управляющими вхо-дами запоминающего блока калибровкии коммутатора выход которого соединен,с тактовым входом запоминающего блокакалибровки, а первый вход соединен сшиной частоты считывания, о т л и - 10ч а ю щ е е с я тем, цто, с цельюповышения точности измерения, в негодополнительно введены компаратор,триггер, первый и второй коммутаторыцастоты, элемент ИЛИ, регистр и сумматор, при этом первые входы элементаИЛИ и триггера соединены с выходомтриггера режима калибровки, второйвход триггера соединен с тактовымвходом регистра и с шиной команды 20"Запись", а выход соединен с вторымвходом элемента ИЛИ, первым входомвторого коммутатора частоты и входомуправления компаратора, первый вход которого соединен с выходом .аналогоцифрового преобразователя в первыйи второй выходы соединены соответст-венно с третьими входами первого ивторого коммутаторов частоты, вторыевходы которых соединены с шиной тактовой частоты цифроаналогового преобразователя, первый вход первого коммутатора частоты соединен с выходом элемента ИЛИ и управляющим входам коммутатора, выход первого коммутатора частоты соединен с. суммирующим входомцифроаналогового преобразователя ипервым входом коммутатора, выход вто-.рого коммутатора частоты соединен свыцитающим входом цифроаналоговогопреобразователя, второй выход которого соединен с входом данных регистра, выход которого соединен с первымвходом сумматора, второй вход которого соединен с выходом запоминающегоблока калибровки, а выход соединен свыходом устройства.