Ячейка однородной вычислительной среды

(51 4006 Р 1520 ИСАЙ БРЕ ИДЕТЕЛЬСТ ТОРСИО СР 0(57) Изобр НОРОДНОЙ ВЫЧИ ЕЛЬОСУДАРСТВЕННЬЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГННТ СССР(56) Авторское свидетельство СУ 943739, кл. С 06 Р 15/20, 19Авторское свидетельство СССУ 1256041, кл, С 06 Р 15/20, 151985. ение относится к автоматике и вычислительной технике и предназначено для применения в устройстве для сжатия двоичных векторов и других системах логической обработки информации. Цель изобретения - повьпвение быстродействия ячейки за счетсокращения числа элементов в цепи распространения управляющего сигнала.Для достижения цели в ячейку, содержащую синхровод 1, первый 2 и второй 3информационные входы, логические входы 4-6, первый 7 и второй 8 функциональные выходы, триггеры 9, 11, элементы НЕ 10, 13, 19, элементы И 14,16-18, элементы ИЛИ 12, 15 с соответствующими связями, введены две новыесвязи, 2 ил,3 15134Изобретение относится к автоматике и вычислительной технике и пред.назначено для использования в качестве решающих полей параллельных про,цессоров, ориентированных на нечис,ленную обработку информации.Цель изобретения - повышение быстродействия ячейки за счет сокращения числа элементов в цепи распространения управляющего сигнала. 10На фиг. 1 представлена схема соединения ячеек в устройство для сжатия двоичных векторов; на фиг. 2 - . функциональная схема ячейки,Ячейка содержит синхровход 1, первый и второй информационные входы 2 и 3, логические входы 4-6, функциональные выходы 7 и 8, триггер 9, элемент НЕ 10, триггер 11, элемент ИЛИ 12, элемент НЕ 13, элемент И 14, элеО мент ИЛИ 15, элементы И 16-18 и элемент НЕ 19.Функционально ячейка выполняет вычисления следующих логических функций: 25 Е = .( (х 1 х хч х хз х), где Е и Е- соответственно значениясигналов на выходах 7и 8 ячейки;х - х - соответственно значения1 5сигналов на выходах 2-6ячейки,Устройство, построенное на базеячеек, обеспечивает выполнение опера ций сжатия двоичных векторов. В про-,цессе работы устройства исходный ин, формационный вектор подается на входы2 и 3 ячейки первого столбца, причем, о1 -й разряд вектора подается на вход2 (3., 1) ячейки и вход 3 И + 1,1)ячейки. Логический вектор подается навходы 4-6 ячеек первого столбца, при-.чем-й разряд вектора подается на 45вход 6 (1.,1)ячейки и вход 6 (1. - 1,1)ячейки. В, каждом такте на тактирующйевходы триггеров подается синхроимпульс. В результате двоичные векторы(информационный и логический) переда- рются в преобразованном виде в соседний справа столбец. Значение ь -горазряда логического вектора в 1-мстолбце при этом определяется значениями (х 1) го 1 го(1. + 1) Го разрядов логического вектора в (-1)-мстолбце; единица переходит в нуль,если ( +1)-й разряд логического вектора в (1-1)-м столбце был разен ну 71 4,лю; нуль переходит в единицу, если- 1)-й разряд логического вектора в(1-1)-м столбце содержит единицу;в остальных случаях -й разряд логического вектора передается без изменений,Значение- го разряда информационного вектора в 3-м столбце определяется по следующему правилу, Если -йраз ряд ло гическо го в ек то ра измен илсяс единицы на нуль, то 1.-й разряд информационного вектора 1-го столбцаобнуляется; если -й разряд логического .вектора изменился с нуля на единицу, то -му разряду информационного вектора 1-го столбца присваиваетсязначение ( х)-го разряда информационного вектора (3-1)-го столбца; еслизначение х - го разряда логического вектора в следующий столбец передаетсябез изменения, то значение- го разряда информационного вектора в следующий столбец передается без изменений.Таким образом, в каждом такте вочередной столбец устройства перепидывается логический вектор, в которомвсе единицы, под которыми были нули,опустятся на одну строку. Одновременно с этим на одну строку опускаютсясоответствующие единичным разрядамлогического вектора и значения информационного вектора.В результате через (ш" 1) такт работы устройствапроисходит сжатие и-мерного двоичного вектора. Результат сжатия информационного вектора снимается с выхода 7 ячеек последнего столбца устройства.Поскольку на каждом такте работыустройства информационный и логический векторы передаются в соседнийсправа столбец ячеек матрицы на входустройства на каждом такте могут бытьподаны следующие пары логических иинформационных векторов. Таким образом, устройство реализует конвейерныйпринцип обработки информации.В данной ячейке наиболее цлиннаяцепочка последовательно включенныхэлементов состоит из первого элемента НЕ, четвертого элемента И, второгоэлемента ИЛИ и третьего элемента НЕ.Таким образом, время задержки распространения сигнала в наиболее длиннойцепочке элементов составляет время41, где- время задержки сигналаодним логическим элементом. В результате без нарушения правильности работы устройства допустимо поступле 5 151347 ние на синхронизирующий вход ячейки сигнала синхронизации через время 4, т.е. на время раньше, чем в известной ячейке. Так как для формирования конечного результата преобразования двоичного вектора требуется (ш) тактов работы устройства, то соответственно предлагаемая ячейка по сравнению с известной будет рабо 10 тать на время (а)й быстрее, где ш - число строк в матрице ячеек устройства,Формула изобретенияЯчейка однородной вычислительной среды, содержащая три элемента НЕ, два элемента ИЛИ, четыре элемента И, два триггера, синхровход ячейки соединен с синхроводами первого и второго триггеров, выходы которых соединены с первым и вторым выходами ячейки соответственно, первый информационный вход которой соединен с первым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом установки первого триггера и входом первого элемента НЕ, выход которого соединен с входом сброса первого триггера, второй информационный 1 6вход ячейки соединен с первым входомвторого элемента И, выход которогосоединен с вторым входом первого элемента ИЛИ, первый логический входячейки соединен с первым входом третьего элемента И, выход которого соединен с первым входом второго элементаИЛИ, выход которого соединен с входом установки второго триггера и входом второго элемента НЕ, выход которого соединен с входом сброса второго триггера, второй логический входячейки соединен с первым входом четвертого элемента И, выход которогосоединен с вторым входом первого элемента И ивторым входом второго элемента ИЛИ, третий логический вход ячейкисоединен с вторым входом четвертогоэлемента И и входом третьего элемента НЕ, выход которого соединен с вторым входом третьего элемента И, о тл и ч а ю щ а я с я тем, что, с цельюповышения быстродействия за счет сокращения числа элементов в цепи распространения управляющего сигнала,первый логический вход ячейки соединен с вторым входомвторого элемента И, выход третьего элемента НЕ сое- .динен с третьим входом: второго элемента И.1513471Составитель А.УшакТехред М.Дидык Редактор Н,Яцол орректор Н. Корол 081/49 Тираж 668 Государственного комитета п 113035, Москва, Ж Цроизводственно-издательский комбинат "Патент", г. Ужг Гагарина, 101 ВакаЦНИИПИ Подписноеизобретениям и открытиям при ГКНТ СССР Раушская.наб., д. 4/5