Цифровой частотно-фазовый дискриминатор

Изобретение относится к импульсной технике и может быть использовано в устройствах обработки, преобразования и передачи инйормации в частотно-измерительных системах для определения синйазного состояния сигналов.Цель изобретения - повьппение тбчности в синфазном режиме. 10На йиг. 1 приведена структурная электрическая схема цифрового частотно-Фазового дискриминатора; на Фиг. 2 - временные диаграммы его работы. 15Цийровой частотно-Фазовый дискриминатор содержит первый-четвертый . Б-триггеры 1-4, элемент И-НЕ 5, элементы б, 7 задержки, элемент И 8.Цифровой частотно-Фазовый дискри О минатор работает следующим образом.На вход элемента б задержки поступает последовательность импульсов частотой Г (Фиг.2 а), на вход элемен-, та 7 задержки поступают импульсы час тотой Р (йиг. 2 в). Предположим, что в исходном состоянии 0-триггеры 1-4 находятся в нулевом состоянии и на выходе элемента И 8 установлен уровень "О", а на выходе элемента И-НЕ ЭО 5 - уровень "1". Импульсы частотой Р поступают на информационные входы 0-триггеров 2 и 4, а через элемент б задержки на входы синхронизации Э-триггеров 1 и 3 (Фиг. 26). Импульсы частотой Р, поступают на информационные входыР-триггеров 1 и 3 (йиг, 2 в), а через элемент 7 задержки на входы синхронизации В-триггеров 2 и 4 (Фиг. 2 г), Б момечт временикогда на входе синхронизации 0-триггера 2 появится уровень "1" (Фиг. 2 г),. по его переднему фронту в В-триггер 2 запишется сигнал "1, присутствующий на его информационном входе (Фиг,2 а), по которому 0-триггер 2 переведется в единичное состояние (фиг, 2 е). Это состояние будет поддерживаться до тех пор, пока по переднему Фронту следующего сигнала на входе синхронизации (Фиг, 2 г, е, момент времени), в О-триггер 2 не запишется уровень 1 О 11, присутствующий на его информационном входе (йиг. 2 а) .Аналогично Э-триггер 2 переводит 55 ся в единичное состояние (фиг2 д) в момент временикогда по переднему Фронту сигнала на входе синхронизации (Фиг. 26) в него запишется уровень 1", присутствуюиий на его информационном входе (йиг, 2 в), Это состояние будет поддерживаться до тех пор, пока по переднему фронту сигнала на входе синронизации (фиг. 26 , момент времени) в Л-триггер 1 не запишется уровень "О" (фиг. 2 д), присутствующий на его информационном входе (Фиг. 2 в) .Наличие в одно и то же время на выходе одного из Л-триггеров 1 или 2 или на выходах обоих 0-триггеров уровня ",О" удерживает элемент И 8 в нулевом состоянии, что свидетельствует о том, что на входы устройства поступают несинйазные сигналы,При поступлении на входы дискриминатора в момент времени С, первой пары синфазных импульсов (йиг,2 а, в) В-триггеры 1 и 2 одновременно переключаются в состояние "1" (фиг. 2 д,е) и на выходе элемента И 8 появится уровень "1" (йиг, 2 ж), Это будет свидетельствовать о синфазном поступлении имгульсов на вход устройства,Уровень "1" на выходе элемента И 8 (йиг, 2 ж) поступает на входы установки в "О" Э-триггеров 3 и 4, разрешая их работу. При поступлении на входы устройства на входы синхронизации В-триггеров 3 и 4 в момент времени следующей пары синфазных импульсов (йиг, 2 а, в) на выходах1 11 последних установятся уровни 1 (Фиг . 2 з , и) , которые переведут элемент И-НЕ 5 в нулевое состояние . Уровень " Опоступает на выход устр ой ства ( йиг , 2 к ) и свиде тельс тв уе т о равенстве частот Р , и Р, и синфазности входных сигналов , Это т уровень будет поддерживаться на выходе элеме нта И-НЕ 5 в се времяпок а на входы устройства будут поступать синфазные мпульсы с равными частотами ,При поступле нии на входы цифр ового частотно-Фазового дискримин ат о ра первой же пары не синфа з ных импульсов , что свидетельствует о неравенстве их частот Р , и Р, ( йиг , 2 а , в , момент времени) , в Й-триг гер 1 по переднему Фронту импульса на ег о входе синхронизации ( йиг , ,2 б ) запишется уровень О, присутствующий на инФормационном входе (йиг. 2 в). П-триггер 1 переведется и нулевое состояние (йиг, 2 д), и на выходе элемента И 8 установится уровень "О" (йиг, 2 ж), который запрещает работу Р-тригге 1483593ров 3 и 4 и переводит их в нулевое состояние (Лиг . 2 з, и) . По сигналам, поступившим с выходов П-триггеров 3 и 4, элемент И-НЕ 5 переводится в единичное состояние и на выходе устройства устанавливается уровень 1, (фиг. 2 к), свидетельствующий о том, что на вход поступили несинфазные сигналы частотой Р и Р1Б силу симметричности схемы данный цифровой частотно-фазовый дискриминатор работает аналогично как при Р , Р так и при Р , Р,. К преимуществам циАрового частотно-фазового дискриминатора следует отнести также отсутствие ограничений входных импульсов по длительности, Это достигается подачей входных сигналов непосредственно на информационные входы 0-триггеров и через элементы задержки - на их входы синхронизации, а введение элементов задержки, кроме того, устраняет неоднозначность состояния Л-триггеров при поступлении на входы строго совпадающих по переднему фронту импульсов.Выполнение устройства из двух идентичных ступеней Ф-триггеры 1, 2, элементы И 8 и Л-триггеры 3, 4, элемент И-НЕ 5) и разделение его работы на два этапа (определение синАазности первой пары входных импульсов на первой ступени и выдача разрешающего сигнала для работы второй ступени, на которой определяется синфазность второй пары импульсов и выдается результат сравнения на выход устройства) исключает ложные срабатывания устройства в случаяхсинфазности только одной пары импуль.сов и неравенства входных частот,что повышает точность работы устройства в синАазном режимеФормула изобретения 11 ифровой частотно-Фазовый дискриминатор, содержащий четыре П-триггера и элемент И-НЕ, причем входы синхронизации и инАормационные входыпервого и второго 1)-триггеров соединены с одноименными входами третьегои четвертого Л-триггеров соответственно, прямые выходы которых соединены с входами элемента И-НЕ, выходкоторого является выходом циАровогочастотно-Фазового дискриминатора,о т л и ч а ю щ и й с я тем, что,с целью повышения точности в синфазном режиме, в него введены два элемента задержки и элемент И, при этомвход первого элемента задержки явля Б ется входом цифрового частотно-фазового дискриминатора и соединен с информационным входом второго Э-триггера, вход второго элемента задержкиявляется вторым входом цифрового частотно-Аазового дискриминатора и соединен с информационным входом первого В-триггера., выходы первого ивторого элементов задержки соединеныс входами синхронизации первого и 35второго О-триггеров, соответственно9прямые выходы которых соединены свходами элемента И, выход которогосоединен с входами установки в 0"третьего и четвертого Р-триггеров.1483593 Составитель А. Колосоктор О. Спесивых Техред Л.Олийнык Заказ 2849/ Тираж 884 исно изобретениям и открытиям.при ГКНТ ССС Раушская наб., д. 4/5 ат "Патент", г. Ужгород, ул, Гагарина издательский ком изводств НИИПИ Государственного комитета113035, Москва, Ж Корректор Э. Лончакова