Кусочно-линейный интерполятор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСКИХ,СОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 51)4 С 7/30 ПИСАНИЕ ИЗОБРЕТЕНИЯ СЬ 1 Ь ГОСУДАРСТВЕННЫИ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Омский политехнический инст(57) Изобретение относится к автоматике и вычислительной технике. Цельизобретения - упрощение интерполятора за счет сокращения объема блока,801483466 памяти, Кусочно-линейный интерполятор содержит ключ 1, два счетчика 2и 3, блок памяти 4 узловых значений:Аункции, линейный преобразователь 5код - вероятность, блок 6 синхронизации, делитель частоты 7, генератор импульсов 8, переключатель 9,триггер 10 и два формирователя 11 и12 коротких импульсов Устройство выполняет интерполяцию не только по ар-,гументу Аункции, но и по ее значениям, т,е, истинные значения Функциивычисляются на основе осреднениязначений Аункции по ряду узлов интерполяции, что позволяет уменьшитьразрядность представления Аункции вблоке памяти и тем самым уменьшитьего объем. 4 ил.1483466 Счетчик 2 определяет номер текущего узла. Код узла переписывается в счетчик 3, к которому последоваь- фтельно 2 -1 раз прибавляется по единице. При этом из ПЗУ 4 последовательно извлекаются значения функции (с ограниченной точностью) в текущем и следующих за ним узлах интерполяции. Значения этих кодов усредняются в ЛПКВ 5 с целью получения истинного более точного значения функции (в частности, как указывалось, для этой цели может быть использован ФНЧ),Такая же процедура производится ,ля получения значения в других узла. Для того, чтобы была возможностьМ уточнить значение в последних 2 -1 рабочих узлах, необходимо в ПЗУ 4в-ехранить 2 -1 дополнительных корректирующих кода. Коды У 7, записываемые в ПЗУ 4, определяются иэ решения системы(У+ %7,,.+Ъ 7.7 + И)2Е,Р,пЕ Сгде Е; - требуемые значения функциив 1-м узле,Таким образом, путем усредненияпотока кодов на выходе ПЗУ 4 вовремени производится уточнение узловых значений,Из-за некоррелированности сигналов на входах блока 6 синхронизации при неизменных средних параметрах входного потока в счетчик 2 завремя К 9/Г будет поступать либо Ьлибо Ь+1 импульсов (для различныхвходных частот значение Ь разное),причем вероятность прихода Ь илиЬ+1 импульсов определяется дробнойчастью отношения Г в 7, к 9 Ичгде Г Вхсредняя частота входного импульсногопотока, Е" частота генератора 8.В результате с определенной вероятностью будет производиться обращение к кодам х-го или И+1)-го узла(в общем случае з.=Ь (шос 1 2 ). Математическое ожидание выходного сигнала определяется по интерполяционнойформуле Лагранжа в виде.В силу ограниченной разрядности узловые значения функции Е .могут фу быть написаны в ПЗУ 4 только с некоторой ошибкой округления.При интерполировании гладких функций возможно осуществить такую предварительную коррекцию записанных в у ПЗУ 4 узловых .кодов, чтобыв результате усреднения нескольких кодов соседних узлов в каждом узле получалось бы более точное значение. Изобретение относится к областиавтоматики и вычислительной техникии может использоваться для линейногопреобразования информации,Целью изобретения является упрощение интерполятора за счет сокращенияобъема блока памяти.На фиг.1 дана блок-схема кусочнолинейного интерполятора, на фиг,2 - 1 Осхема блока синхронизации; на фиг.3и 4 - временные диаграммы, поясняющие работу интерполятора,Интерполятор (фиг.1) содержитключ 1, первый и второй счетчики 2 15и 3, блок 4 памяти (ПЗУ) узловых значений функции, линейный преобразователь 5 "код-вероятность" (ЛПКВ),блок 6 синхронизации, делитель 7 частоты, генератор 8 импщьсов, переклю Очатель 9, триггер 10 и два формирователя 11 и 12 коротких импульсов (ФКИ).Блок 6 синхронизации (фиг.2) выполнен на трех триггерах и элементе ИЛИ.В качестве ЛПКВ 5 в частном случае могут быть испопьзованы последо-вательно соединенные ЦАП и ФНЧ.Приэтом вероятность представляется ввиде среднего уровня напряжения. Счетчик 3 должен изменять свое состояние по спаду сигнала на входе С,Разрядности блоков выбираются изследующих. соображений. Если количество требуемых, участков интерполяции равно й , то разрядность и счет"чика 2 определяется как 1 ор, Н, при В.= О (шос 1 2")1 + епй (1 одеЩ при ИО (шос 1 2 ) . Если узловые точки выходной информации должны быть представлены с относительной точностью 2 ф, а в интер" поляторе используется ПЗУ 4 с выходной разрядностью 1(1 с ш), то коэффициент 7 еления делителя частоты 7 фб К= 29 Ж+ 1"7++17 г ) Д =Е(17+ М + +Н с+1)/2= ЕцфЕ,= ЕР(О + Е;Р (1 с,)где Е Р(1)и Е,Р, - соответственно значения х-го и0+1)-го узла ин 5 14834терполируемой функции и вероятностиих появления,Устройство работает следующим об 5разом.Счетчик 2 подсчитывает количествоимпульсов, поступивших на его счетный вход через ключ 1. В некоторыймомент времени блок 6 синхронизациивырабатывает три управляющих сигнала, один из которых закрывает ключ 1,второй - устанавливает счетчик 3 всостояние, соответствующее состояниюсчетчика 2, а третий затем обнуляетсчетчик 2. После прекращения действия первого управляющего сигнала процесс счета импульсов счетчиком 2 повторяется. Периодичность данного процесса определяется периодом выходного 2 Осигнала генератора 8 импульсов Т ,умноженным в Краз, где К- коэффициент деления делителя 7 частоты.Для нормальной работы устройстванеобходима такая последовательностьопераций. Счетчик 2 определяет номертекущего узла интерполяции (зтот процесс осуществляется путем счета импульсов, поступающих с входа,и рассмотрен выше). Из ПЗУ 4 выбираетсякод функции, соответствующий текущему узлу, состояние счетчика 3, определяющее адрес выбираемого из ПЗУ 4кода, периодически через интервалвремени Т увеличивается на 1 (это35осуществляется путем подачи на вход Ссчетчика импульсов с выхода генератора 8) 2 -1 раз подряд, Синхронно с изменением состояния счетчика 3изменяется код на выходе ПЗУ 4,40Таким образом, в течение одного1 т-периода счета счетчика 2 2 разчерез равные интервалы времени изПЗУ 4 извлекаются коды несколькихзначений функции в соседних узлах. 45Указанная последовательность операций осуществляется при помощи блоков712 устройства, Блок 6 синхронизации, а также счетчик 3 срабатываютпо заднему фронту импульсов, поступающих с выхода переключателя 9. Переключатель 9 осуществляет перераспределение импульсов, поступающих наего вход: один импульс (первый послеприхода сигнала с выхода делителя 755через ФКИ 12 на вход триггера 10) проходит на блок синхронизации и приэтом формируются управляющие сигналына выходах блока б синхронизации в бб 6соответствии с фиг,4, а остальныеь-е2 -1 импульсов - на вход счетчика 3.Для нормальной работы триггера 10 наего входы должны поступать короткиеимпульсы, формируемые ФКИ 11 и 12,Если делитель 7 формирует на выходетакие импульсы сам, то необходимостьв ФКИ 11 может отпасть,Блок 6 синхронизации работает следующим образом, Появление заднегофронта импульса на входе С триггера Т, блока 6 синхронизации (вх,2)устанавливает единичный уровень наего выходе. Передние фронты импульсов, поступающих на вх, 1, продвигаютэту единицу до тех пор, пока ее появление на выходе Т 2 не обнулит триггер Т , С учетом логического элемента ИЛИ формируется последовательность,изображенная на фиг.4.Формула из обретенияКусочно-линейный интерполятор, со-. держащий ключ, сигнальный вход которого является входом интерполятора и соединен с тактирующим входом блока синхронизации, подключенного первым, выходом к управляющему входу ключа, а вторым выходом - к входу обнуления первого счетчика, счетный вход которого соединен с выходом ключа, гене- ратор импульсов и блок памяти узловых значений функции, подключенный выходом к входулинейного преобразователя кодвероятность, выход которого является выходом интерполятора, о т л и ч а ющ и й с я тем, что, с целью упрощения интерполятора за счет сокращения объема блока памяти, в него введены делитель частоты, триггер, два формирователя коротких импульсов, переключатель и второй счетчик, соединенный выходом с адресным входом блока памяти узловых значений функций, установочным входом - с выходом первого счетчика, входом разрешения установки кода - с третьим выходом блока синхронизации, а счетным входом - с первым выходом переключателя, подключенного вторым выходом к входу задания интервала преобразования блока синхронизации, управляющим входом - к выходу триггера, а сигнальным входом - к выходу генератора импульсов и входу первого формирователя коротких импульсов, соединенного выходом с входом обнуления триггера и1483466 ротких импульсов соединен с входомустановки в "1" триггера,цг. г г а Ач фиг Составитель С,Казиновдактор О.Спесивых Техред Л.Сердюкова Корректор С.Иек ытиям при ГКНТ ССС 4/5 В Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101 входом делителя частоты, выход которого через второй формирователь ко 1 каз 2835/47 Тираж 668 НИИПИ Государственного комитета по изо 113035, Москва, Ж, Р
СмотретьЗаявка
4266175, 22.06.1987
ОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ
БАГАЕВ ВИКТОР ПЕТРОВИЧ, КОСЫХ АНАТОЛИЙ ВЛАДИМИРОВИЧ
МПК / Метки
МПК: G06G 7/30
Метки: интерполятор, кусочно-линейный
Опубликовано: 30.05.1989
Код ссылки
<a href="https://patents.su/4-1483466-kusochno-linejjnyjj-interpolyator.html" target="_blank" rel="follow" title="База патентов СССР">Кусочно-линейный интерполятор</a>
Предыдущий патент: Устройство для формирования гармонического сигнала
Следующий патент: Способ идентификации энергетического спектра сигнала
Случайный патент: Устройство для настройки радиоприемников