Устройство адаптивного приема дискретных сигналов

/10 51) 4 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕТЕНИЯ ения - повыктросвязи, Цель изоб шение точности адапт обеспечения возможно ции за счетти перестройкину. Поставленвведением внтов И 7 и 8,лементов ИЛИ по частотному диапаз ная цель достигается устройство двух элем элемента НЕ 9, трех 10-12, одновибратора двух с АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРВ 1309319, кл. Н 04 В 1/10, 1986.(54) УСТРОЙСТВО АДАПТИВНОГО ПРИЕМАДИСКРЕТНЫХ СИГНАЛОВ(57) Изобретение относится к эле 1 оров 14, 15, двух ЦАП 16, 18, трех регистров сдвига 17, 20, 21, реверсивного счетчика 22, двух интеграторов 19, 23, компаратора 24, счетчика 25. Выбором необходимой разрядности регистров 20 и 21 сдвига и сумматоров 4 и 14 обеспечивается требуемая инерционность устройства, при которой исключается влияние случайных помех в линии связи. Отсутствие в схеме устройства нерегулируемого нерекурсивного фильтра позволяет в достаточно широких пределах изменять рабочую частоту без ухудшения качественных показателей, а использование большого числа цифровых узлов при- а водит к,повышению надежности работыФ устройства. 1 ил,Изобретение относится к электросвязи и может использоваться в технике передачи данных.Цель изобретения - повышение точ 5ности адаптации за счет обеспечениявозможности перестройки по частотномудиапазону,На чертеже представлена функциональная электрическая схема устройства адаптивного приема дискретныхсигналов,Устройство адаптивного приемадискретных сигналов содержит блок 1автоматической регулировки уровня 15сигнала, Фильтр. 2, биполярный аналого-цифровой преобразователь 3,первый сумматор 4, первый и второйэлементы И 5 и 6, а также содержиттретий и четвертый элементы И 7 и 8, 20элемент НЕ 9, первый, второй и третий элементы ИЛИ 10-12, одновибратор 13, второй сумматор 14, третийсумматор 15, первый цифроаналоговыйпреобразователь 16, первый регистр 2517 сдвига, второй цифроаналоговыйпреобразователь 18, первый интегратор 19, второй и третий регистры 20и 21 сдвига, реверсивный счетчик 22,второй интегратор 23, компаратор 24и счетчик 25.Устройство адаптивного приемадискретных сигналов работает следующим образом.На аналоговый вход устройства 35поступает последовательность импульсов, не имеющая постоянной составляющей, После прохождения через блок1 автоматической регулировки уровнясигнале и фильтр 2 нормированный 40входной сигнал поступает на биполярный аналого-цифровой преобразователь 3. Одновременно тактовые импульсы с тактового входа устройства поступают через второй интегратор 23 навторой вход компаратора 24. Постоянная времени второгоинтегратора 23выбирается такой, чтобы получаемаядлительность фронтов тактовых импульсов не превышала половины периода ихследования. Опорное напряжение, поступающее с выхода первого цифроаналогового преобразомателя 16 на первый вход компаратора 24, определяетвеличину задержки тактовой последовательности на выходе компаратора 24.Биполярный аналого-цифровой преобразователь 3 работает по передним фронтам выходных импульсов компаратора 24 и на его выходах появляются два вида сигналов - сигнала о знаке и амплитуде преобразуемого сигнала,Сигналы об амплитуде преобразуемого сигнала поступают на первые входы первого 4 и второго 14 сумматоров и на информационные входы первого регистра 17 сдига, а сигнал о знаке на вход одновибратора 13 и на второй вход четвертого элемента И 8. В случае, если сигналом о знаке является логическая "1", то тактовые импульсы с выхода компаратора 24 проходят через четвертый элемент И 8 и вызывает запись в первый регистр 17 сдвига сигнала об амплитуде преобразуемо го сигнала, Код, записанный в первом регистре 17 сдвига, преобразуется в управляющее напряжение с помощью второго цифроаналогового преобразователя 18. Это напряжение после прохождения через первый интегратор 19 поступает на управляющий вход блока 1 автоматической регулировки уровня сигнала. При этом вид передаточной характеристики второго цифроаналогового преобразователя 18 определяет среднюю амплитуду импульсов на входе фильтра 2, а постоянная времени первого интегратора 19 - инерционность процесса регулировки.На выходе счетчика 25 вырабаты" ваются импульсы, поступающие через третий сумматор 15 на первый цифроаналоговый преобразователь 16, что приводит к периодическому изменению опорного напряжения компаратора 24 и, следовательно, к изменению Фазы его выходных импульсов.С выхода счетчика 25 импульсы по" ступают также через элемент НЕ 9, первый и второй элементы ИЛИ 10 и 11 на вторые входы первого и второго элементов И 5 и б, на первые входы которых поступают импульсы с выхода одновибратора 13, вырабатываемые при смене знака преобразуемого сигнала. При этом на выходе одного из.элементов И (5 и б) появляется импульс, по которому в соответствующий ре-" гистр (20 или 21) сдвига заносится результат сложения текущего значения полученной амплитуды с результатом предыдущего сложения, хранящемся в регистрах (20 или 21) сдвига. Суммирование чисел осуществляется соответ" ственно в первом 4 и втором 14 сумматорах. Во втором регистре 20 сдвига14 78344 4 хранятся результаты сложения, полученные при положительных сдвигах момента срабатывания комнаратора 24(что соответствует наличию логичес- .кой "1" на выходе счетчика 25), ав третьем регистре 21 сдвига - результаты сложения при логической"0" на выходе счетчика 25.3В процессе работы устройства вовтором 20 и третьем 21 регистрах, сдвига будут накапливаться числа дотех пор, пока непроизойдет переполнения одного из сумматоров 4 или 14.В.этом случае имульс с выхода пере-коса поступает на соответствующийуправляющий вход реверсивного счетчика 22 и через третий элемент ИЛИ 12и далее через первые и вторые элементы ИЛИ 1 О и 11 и элементы И 5и б поступая на оба входа третьегоэлемента И 7, что вызывает появлениеимпульса на входах установки регистров, 20 и 21 сдвига и изменениена единицу содержимого реверсивногосчетчика 22, а следовательно, и изменение постоянной составляющей выходного напряжения первого цифроаналогового преобразователя 16.В результате значение фазовогосдвига между входными тактовыми импульсами и импульсами на выходе компаратора 24 изменится на постояннуювеличину, "Направление" этого изменения таково, что при обоих значениях фазового сдвига (задаваемыесчетчиком 25) будет регистрироватьсяодинаковая средняя амплитуда сигнала,поступающего на аналоговый вход устройства, Выбором необходимой разрядности регистров 20 и 21 сдвига и сумматоров 4 и 14 обеспечивается требуемая инерционность устройства,1 при которой исключается влияние слуЧайных помех в линии связи.Таким образом, отсутствие в схемепредлагаемого устройства нерегулируемого нерекурсивного фильтра позволяет в достаточно широких пределахизменять рабочую частоту без ухудшения качественных показателей, аиспользование большого числа цифровых узлов приводит к повышению надежности работы устройства,10 35 40 45 50 55ФоРмула изобретения Устройство адаптивного приема дискретных сигналов, содержащее по следовательно соединенные блок автоматической регулировки уровня сигнала, фильтр и биполярный аналогоцифровой преобразователь, первыйсумматор и первый и второй элементыИ, причем сигнальный вход блока автоматической регулировки уровня сигнала является аналоговым входомустройства, о т л и ч а ю щ е е с, ятем, что, с целью повышения точностиадаптации за счет обеспечения возможности перестройки по частотномудиапазону, введены третий и четвертыйэлементы И, элемент НЕ, первый, второй и третий элементы ИЛИ, одновибратор, второй сумматор, последовательно соединенные третий сумматор и первый цифроаналоговый преобразователь, последовательно соединенныепервый регистр сдвига, второй цифроаналоговый преобразователь и первыйинтегратор, второй и третий регистрысдвига, реверсивный счетчик, второй 25интегратор и последовательно соединенные компаратор и счетчик, выходкоторого подключен к первому входупервого элемента ИЛИ, входу элементаНЕ и первому входу третьего сумматора, вторые входы которого соединеныс выходами реверсивного счетчика,тактовый и первый и второй управляющие входы которого подключены соответственно к выходу третьего элемента И и первым выходам первого ивторого сумматоров, первые входы которых соединены с первыми выходамибиполярного. аналого-цифрового преобразователя, тактовый вход и второйвыход которого подключены соответственно к выходу компаратора и входуодновибратора, выход которого соединен с первыми входами первого и второго элементов И, выходыкоторыхподключены к входам третьего элементаИ и тактовым входам соответственновторого и третьего регистров сдвига,входы установки которых соединеныс выходом третьего элемента И, приэтом информационные входы второгои третьего регистров сдвига соединены с вторыми выходами соответственно первого и второго сумматоров, выход первого цифроаналогового преобразователя подключен к первому входукомпаратора, выходы первого и второгоэлементов ИЛИ соединены с вторымивходами соответственно первого и второго элементов И, выход элемента НЕподключен к первому входу второго14 78344 Составитель В, ЗенкинТехред Л.Сердюкова Корректор т. Малец Редактор Л. Зайцева Заказ 2374/55 Тираж 627 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,10 элемента ИЛИ, вторыс входы первого и второго сумматоров соединены с выходами соответственно второго и третьего Регистров сдвига, первые выходы биполярного аналого-цифрового преоб 5 разователя подключены к информационным входам первого регистра сдвига и являются первыми выходами устройства, тактовым входом и вторым выходом которого являются соответственно вход второго интегратора и второй выход биполярного аналого-цифрового.преоб" разователя, причем выход первого ингегратора подключен к управляющему входу блока автоматической регулировки уровня сигнала, выход второгоинтегратора соединен с вторым входомкомпаратора, первый и второй входы ивыход четвертого элемента И соединенысоответственно с выходом компаратора,вторым выходом биполярного аналогоцифрового преобразователя и тактовымвходом первого регистра сдвига, авторые входы первого и второго элементов ИЛИ подключены к выходу третьегоэлемента ИЛИ, входы которого соединены с первыми выходами первого и второго сумматоров.