Устройство для приема биимпульсных сигналов

(19) И 11 04 1. 7/1 ОСУДАРСТВЕННЫИПО ИЗОБРЕТЕНИЯМ ИПРИ ГКНТ СССР МИТЕ ТКРЫТ 8" ЕОИЗНЦЕБТНЗ-Ы 1:ВЕОИЯБИБЛИ 01 ЕпА ИЗОБРЕТЕН И ПИ РСКОМУ СВИДЕТЕЛЬСТВУ К ижения це7, КБ-тр вич,во СССР6, 1985.(54) УСТРОЙСТВО ДЛЯ ПРИЕМА БИИ 1 ПУЛЬСНЫХ СИГНАЛОВ(57) Изобретение относится к техникесвязи и может использоваться в аппаратуре передачи данных и в узлах передачи информации телеграфных аппаратов, Цель изобретения - повышениепомехоустойчивости при воздействиисуммарного вида помех "дроблений" и"преобладаний". Устр-во содержитблок 1 сравнения, входной согласующий блок 2, усилитель-ограничитель 3,сдвиговый регистр 5, делитель часто(21) 4289241/24-09(56) Авторское свидетель9 1241512, кл, Н 04 1. 17 ты (ДЧ) 6. Для достли введены инвертор 4, ДЧ иггер 8, элемент ИЛИ-НЕ 9. ДЧ 6, 7 состоят из двоичных счетчиков 10, 11 и мажоритарного блока 12. Преобразованный в узлах 2 и 3 биимпульсный сигнал поступает в прямом и инверсном видах на входы ДЧ 6 и 7, где производится его интегрирование. Зто обеспечивает устойчивость приема посылок с силь-, ными краевыми дроблениями. Работа сдвигового регистра 5 и блока 1 основана на св-ве биимпульсного сигнала, которое заключается в том, что если на одно плечо сумматора по модулю два подать исходный биимпульсный сигнал, а на другое этот же сигнал, но задержанный на время следования двух биимпульсных посылок, то на выходе будет получен сигнал, соотв.инверсному значению исходной информации. 1 з.п. ф-лы, 3 ил.О Изобретение относится к техникесвязи и может использоваться в аппаратуре передачи данных и в узлахпередачи информации телеграфных ап 5паратов.. Цель изобретения - повышение помехоустойчивости при воздействии суммарного вида помех дробления и преобладания,На фиг,1 изображена структурнаяэлектрическая схема предлагаемогоустройства; на фиг,2 - схема делителя частоты; на фиг.3 - временные диаграммы. 5Устройство содержит .блок 1 сравнения, входной согласующий блок 2,усилитель-ограничитель 3, инвертор 4,сдвиговый регистр 5, делители .6 и 7частоты, КБ-триггер 8 и элемент ИЛИНЕ 9, Делители 6 и 7 частоты состоятиз двоичных счетчиков 10 и 11 и мажоритарного блока 12,Устройство работает следующим образом,Поступающий на вход устройствадвуполярный биимпульсный сигнал через входной согласующий блок 2 поступает на усилитель-ограничитель 3, навыходе которого формируется однопо 30лярный бннмпульсный сигнал, котсрыйподается на управляющие входы делителя 7 частоты и через инвертор 4 -на вход делителя 6. За счет этоговходная информационная последовательность в прямом и инверсном видеуправляет работой двух делителей 6и 7, причем, когда разрешена работаодного делителя частоты, блокируетсяработа другого и наоборот, 40Рассмотрим работу отдельного делителя частоты при подаче на его входинформации, представленной в биимпульсном коде.Опорная тактовая частота поступает на С-вход двоичного счетчика 10,на Ч-вход которого подается входнойбиимпульсный сигнал, нулевой уровенькоторого является действующим дляконкретного делителя частоты, Число 50разрядов двоичного счетчика 10 равнотрем, что соответствует отношению частоты манипуляции в канале к частотеопорного генератора, равному 1/16(число квантования элементарной посылки " 16),В исходный момент времени счетчики 10 и 11 находятся в нулевом сос- . тоянии. Наличие логической единицы в течение первых пяти тактов на управляющем входе делителя частоты блокирует работу двоичного счетчика 10, а следовательно, и всего узла. Появление логического нуля стробируется тактом опорной частоты па С-входе счетчика 10, что приводит к переключению его первого разряда в единицу. Кратковременное появление логической единицы на управляюшем входе не влияет на работу схемы, зато новое появление нуля опять стробируется тактовым импульсом по С-входу счетчика 10 и обеспечивает появление единицы на втором разряде и обнуление первого. Дальнейшая работа счетчика 1 О соответствует функции цифрового интегратора, состояние разрядов которого определяется суммарной длительностью на фоне помехи действующего значения принимаемой посылки. Число разрядов счетчика 1 О (и) выбирается таким образом, что его переполнение поступает при обнаружении более чем половины длительности посылки, т,енали-. чие помехи в принимаемом сигнале неоказывает влияния на правильность работы делителя частоты при условии, что суммарная длительность на интервале анализа действующего значения посылки не менее половины ее длительности и не более чем полторы ее длительности. Факт переполнения счетчика 10 фиксируется счетчиком 11, который сбрасывается в исходное состояние по окончании посылки, когда наличие логических единиц на первом и втором входах мажоритарного блока 12 приводят к появлению единицы на его выходе и сбросу счетчика 11, Установка нового интервала отсчета (интегрирования) обеспечивается по К- входу счетчика 1 О.Если в предлагаемом устройстве информационный сигнал воздействует на делитель частоты по установочному входу, то в известном - по управляющему. Наличие достаточно интенсивных дроблений в сумме с искажениями вида преобладания может привести к тому, что делителю просто не хватит "чистого" интервала принятой посылки для ее регистрации. В то же время интегратору необходимо лишь суммарное соответствие принимаемой посылки установленному критерию (в дан 14713151 с 50 )5 ном случае Факт приема посылки означает, что принято более половины ее). Из этого следует, что делители час- тоты 6 и 7 устройства функционируют таким образом, чта появление одного импульса на их выходах означает факт регистрации соответствующей посылки.На фиг.За представлена исходная информация на входе передатчика (не показан) следующего вида: 10010На фиг,36 показан биимпульсный сигнал на выходе передатчика, соответствующий исходной информации, а на фиг,Зв - этот же сигнал после прохождения по каналу передачи и необходимых преобразований уровня. т.е. на выходе усилителя-ограничителя 3.Как видно из фиг.Зв, исходный сигнал подвергся суммарному воздействию искажений вида дробления и преобладания, которое привела к наиболее опасной ситуации для извест- ного устройства,. Сигнал, представленный на фиг,Зв, пройдя через инвертор 4, поступает на управляющий вход делителя б частоты, который изза присут твия на входе инвертара 4, отрабатывает как истинный единичный уровень пасыттки, Наличке драбютений в принимаемом сигнале гтривадит к смещению вправо выходного импульса делителя б (фиг.Зг), поскольку переполнение счетчика 10 происходит несколько позже. Появление нулевого уровня на управляющем входе делителя 6 обеспечивает сброс счетчика 11 и, соответственно, появление нуля на выходе делителя 6, Аналогично отрабатывается появление второй посылки, когда наличие еще более интенсивных помех приводит к смещению выходного импульса целителя па три четверти длительности посылки., Поскольку следующая посылка является также единичной, та установки выходного счетчикане происходит, а срез выходного импульса также смещается, Это приводит к смещению и следующего импульса, которое исчезает при изменениеуровня информационного сигнала, т.е.при появлении нулевой посылки,Аналогичным образом делителем б отрабатывается появление следующих единичных посылок, а делитель 7 отрабатывает нулевые посылки, формируя на выходе имлульсы, страбирующие каждую посылку (Фиг,Зд). Появление вы 10 15 2025 3035 40 ходного импульса ня выходе делителя 6 обеспечивает сброс делителя 7, и наоборот, ттмпульс ня выходе делителя 7 сбсясь.вяет делитель 6. Такимсвключением делителей дастгястся ихвзаимная сигнхронизацият когда гранина посылки одного, например, единичного уровня определяет начало посылки другого, саатгетственна, нулевогоуровня.,Сигналы с выходов делителей 6 и 7поступаю ня входы элемента ИЛИ-НЕ 9,на выходе катарага Формируется сигнал(фит .Зе), являкщийся тактовым сигналат сцьигахаго регистра 5. На Р-входсдвиг вота регистра поступает сигнал с выха;.;я ЕБ-триггера 8, которыйпредставляет собой восстановленный,т.е. очищенный от помех выходнойсигк;л передатчика, При этом могутвозникать несоответствия в длительнасти исходных и васстаковленных посылак, чта вызвано тем, чта интеграторы не устраняют искажения посылок типа преобладания, однако восстановленные посылки свободны от дроблений, а это дает возможность их уверенного стробиравания сформированными на выходе элемекта 2 11 ЛИ-".Е 9 такт ц:и.Рабата сдвигаво:.;, р.тисгря 5 и блока а."алогична ря,сте ссответствуощих блоков известного устройства и основана на свойстве биимпульсногосигналя, которое заключается в том, что если на адно плеча сумматора по модулю два подать исходный биимпульсный сигнал, а на другое - этот же сигнал, на задержанный на время следования двух биимпульсных посылок, то ня выходе сумматора будет полученсигнал, соответс гвуюший инверсному зна ениют исходной информации. В связи с этим алак 1 мажет быть выполнен в вице элемента ИСКЛЮЧА 101 ЦЕЕ ИЛИ с инверторам ня выходе, а сдвиговый регистр 5 представляет собой обычный регистр последовательного сдвига, первый и третий разряды которого являются ега зацеистваханными выходами. Временные диаграммы первого, второго и третьего разрядов сдвигового регистра. 5 састветствукт диаграммам, представленным на фиг,З ж.з,и, а на выхаце устройства - диаграмме на фиг.Зк.ф а р м у л я изобретения1, Устройство для приема биимпульсных сигналов, сацержящее входной собЯ Ш 3 ВППСДФЫ БГ ЗСЮ Фиг Составитель Н.Лазаревдактор Н.Яцола Техред Л.Олийнык рректор В.Романен Тираж 627венного комитета.п113035 Иоскваь Заказ 1619/56 ВНИИПИ Госуда изоб Раательский комбинат "Патент", г. Ужгород, ул. Гагарина,101 Производствен 5 14713 гласующий блок, усилитель-ограничитель, первый делитель частоты, сдвиговый регистр, выходы которого соединены с первым и вторым входами бло 5 ка сравнения, о т л и ч а ю щ е ес я тем, что, с целью повышения помехоустойчивости при воздействии суммарного вида помех дробления и преобладания, введены инвертор, второй 10 делитель частоты, КБ-триггер и элемент ИЛИ-НЕ, выход которого соединен с тактовым входом сдвигового регистра, информационный вход которого соединен с выходом КБ-триггера, К-вход 15 которого соединен с выходом второго делителя частоты, первым входом элемента ИЛИ-НЕ и установочным входом первого делителя частоты, выход которого подкгпочен к Б-входу КБ-триггера, 20 второму входу злемента ИЛИ-НЕ и установочному входу второго делителя частоты, тактовый вход которого объединен с тактовым входом первого делителя частоты и является тактовым вхо дом устройства, выход входного согласующего блока соединен с входом усилителя-ограничителя, выход которого подключен к управляющему входу второго делителя частоты и через инвертор к управляющему входу первого делителя частоты. 2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, Что первый и второй делители частоты содержат первый и второй двоичные счетчики и мажоритарный блок, выход которого подключен к К-входу второго двоичного счетчика, выход которого является выходом делителя частоты и подключен к первому входу мажоритарного блока, второй вход которого соединен с шиной начальной установки, причем С-вход второго двоичного счетчика соединен с выходом первого двоичного счетчика, 7-вход которого является управляющим входом первого делителя частоты и подключен к третьему входу мажоритарного блока, К-вход первого двоичного счетчика является установочным входом делителя частоты, а С-вход - тактовым входом. Подписноеениям и открытиям при ГКНТ СССкая наб д. 4/5