Устройство для контроля достоверности передачи информации квазитроичным кодом

ЕТЕНИЯ ТЕЛЬСТВУ Я ДО- РМАросвязи. очности связи,3 ГОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ОПИСАНИЕ И К АВТОРСКОМУ СВИДЕ(54) УСТРОЙСТВО ДЛЯ КОНТРОСТОВЕРНОСТИ ПЕРЕДАЧИ ИНФЦИИ КВАЗИТРОИЧНЫМ КОДОМ(57) Изобретение относится к электЦель изобретения - повышение тконтроля уровня ошибок в канал,ЯО 1467765 Устр-во содержит выпрямитель 1, элементы ИЛИ 2, 11, 12, 15, выделитель 3 тактовой частоты, элемент НЕ 4, триггер 5, регистры сдвига 6, 7, элементы И 8, 9, 13, 14, формирователь 10 тактовых импульсов. Для достижения цели в устр-во введен декодер 16, который содержит два регистра сдвига, три элемента И и элемент НЕ. Устр-во позволяет производить одновременный контроль параметров Порядок чередование единиц и Замещающее слово алгоритмов квазитроичных кодов передачи НОВИ, СНОВА, АНОВИЧ и преобразование длительности импульса ошибки в число импульсов ошибок.1 з.п.ф-лы, 2 ил. 1 табл.Изобретение относится к электросвязи и может быть использовано при построении устройств контроля достоверности передачи информации квазитроичными кодами в цифровых каналах связи.Цель изобретения - повышение точности контроля уровня ошибок в канале связи.На фиг. 1 представлена структурная электрическая схема устройства для контроля достоверности передачи информации квазитроичным кодом; на фиг. 2 - структурная электрическая схема декодера.Устройство для контроля достоверности передачи информации квазитроичным кодом содержит выпрямитель 1, первый элемент ИЛИ 2, выделитель 3 тактовой частоты, элемент НЕ 4, триггер 5, первый 6 и второй 7 регистры сдвига, первый 8 и второй 9 элементы И, формирователь 10 тактовых импульсов, второй 11 и третий 12 элементы ИЛИ, третий 13 и четвертый 14 элементы И, четвертый элемент ИЛИ 15 и декодер 16.Декодер 16 содержит первый 16.1 и второй 16.2 регистры сдвига, второй 16.3 и третий 16.4 элементы И, элемент НЕ 16.5 и первый элемент И 16.6.Прямые Я; и инверсные ф выходы разрядов регистров 16. и 16,2 сдвига, где- номер разряда, соединены с входами логических элементов И 16.316.4 согласно таблице (для М(4), в зависимости от используемого в канале связи квазитроичного кода передачи. При этом число разрядов регистров 16,1 и 16.2 сдвига составляет соответственно Я+2 и 2.Устройство работает следующим образом.Квазитроичный сигнал, поступающий на вход устройства, разделяется выпрямителем 1 на две последовательности однополярных импульсов: положительных и отрицательных единиц. Суммарный сигнал этих последовательностей, получаемый с выхода элемента ИЛИ 2, используется для кодово-временной селекции в декодере 16 и подстройки частоты и фазы автоколебательного генератора тактового сигнала схемы ФАПЧ, осуществляющей выделение тактовой частоты в выделителе 3. Этот же сигнал, инвертированный элементом НЕ 4, служит для синхронизации триггера 5, который вместе с элементами И 8 и 9 осуществляет соответственно счет, номирование по длительности и коммутацию входных сигналов так, что на выходе элемента ИЛИ 11 появляется сигнал, число импульсов которого пропорционально длительности одинарного (четного) нарушения параметра Порядок чередования единиц, представляющего собой и, - 1 импульсов на М)2 последовательных положительных или отрицательных единиц входного сигнала.Регистры 6 и 7 сдвига выполняют функцию нормирования входных последовательностей положительных и отрицательных еди 25 30 35 40 45 50 55 ниц по отношению к тактовым импульсам, сформированным формирователем 10, и сдвига нормированных последовательностей на один такт, Элементы И 13 и 14 осуществляют сравнение сигналов первого и второго разрядов регистров 6 и 7, вырабатывают импульс ошибки при появлении положительных или отрицательных единиц, длительность импульсов которых превышает один тактовый интервал, что свидетельствует о нарушении параметра Минимальное расстояние между двумя последовательными единицами одного знака, а также осуществляют пропорциональное преобразование длительности импульса ошибки в число импульсов ошибок,Элемент ИЛИ 12 осуществляет логическое сложение импульсов ошибок параметров Порядок чередования единиц и Минимальное расстояние между двумя последовательными единицами одного знака алгоритма квазитроичного кода ЧПИ (АМ 1) . Регистр6,1 сдвига осуществляет преобразование последовательного суммарного входного сигнала положительных и отрицательных единиц в параллельный код, слова которого селектируются элементами И 16.3 и 16,6. Элемент И 16.3 селектирует слова, состоящие из нулей (см. таблицу), и вырабатывает нормированный по длительности импульс ошибки при наличии числа последовательных нулей в декодируемом слове более максимально разрешенного значения для соответствующего замещающего слова кода передачи, контролируя, таким образом, параметр Максимально допустимое число последовательных нулей алгоритмов квазитроичных кодов НОВИ, СНОВА и АНОВИЧ. Элемент И 16,6 селектирует замещающие слова кода передачи (см. таблицу) и, в случае соответствия принятого слова декодируемому, выделяет импульс=1, временное положение которого определяется последним символом декодируемого слова. Регистр 16.2 сдвига осуществляет задержку входного импульса Р=1 четного нарушения чередования полярности единиц на один такт (для кодов НОВИ и СНОВА) или на два такта (для кода АНОВИЧ), ставя его во временное соответствие импульсу. Это обеспечивает одновременность сравнения элементом И 16,4 символа , инвертированного элементом НЕ 16.5 символа 1 и тактовых импульсов, в результате которого элементом И 16.4 осуществляется выделение импульса ошибки при любом поражении структуры декодируемого и, следовательно, замещающего слова, в том числе и при нечетном (п)3) нарушении чередования полярности единиц, благодаря чему производится одновременный контроль параметров Порядок чередования единиц и Замещающее слово алгоритмов квазитроичных кодов передачи НОВИ, СНОВА, АНОВИЧ, и пре1467765 Формула изобретения Коды передачи Параметры кодапередачи и декодера 16/ВОВК воочв ооочв ооч оооч ооооч оооч ооооч вчв вочв Структура замещающих слов вч воч вооч воооч овоч оовоч очв оочв в коде передачиСтруктура декодируемых слов оо1 Х 1 ооо оооо ооооо оооо ооооо1 ХО 1 1 ХОО 1 1 ХООО 1 1 ОХО 1 1 ООХО 1 оо1 Х 11 ооо1 ХО 11 оооо1 ХОО 11 Выходы разрядов регистра 16, 1, соединяемые с входами элемента:И 16.3 И 16.5 Ясз ч з-зЯ,за о пзчз,з,з а,9ч з,ч ьгОз,за Очз 0-,о а,о, Выход разряда регистра 16,2, соединяемый с входом злемента И 16,ч а, о,о, а,а, о,а,импульс, полярность которого противоположна предшествующему, 1 В = 1,импульсз полярность которого совпадает с предыдущим, 1 ч 1 = 1,любой символ,образование длительности импульса ошибки в число импульсов ошибок.Элемент ИЛИ 15 осуществляет логическое сложение импульсов ошибок параметров Порядок чередования единиц и Замещающие слова, Минимальное расстояние между двумя последовательными единицами одного знака, Максимально допустимое число последовательных нулей алгоритмов квазитроичных кодов НВВН, СНОВА, АНОВИ,1. Устройство для контроля достоверности передачи информации квазитроичным кодом, содержащее последовательно соединенные выпрямитель, первый элемент ИЛИ, элемент НЕ, триггер, первый элемент И и второй элемент ИЛИ, последовательно соединенные выделитель тактовой частоты и формирователь тактовых импульсов, второй элемент И, выход которого подключен к другому входу второго элемента ИЛИ, первый регистр сдвига, выходы которого подключены через третий элемент И к первым входам третьего и четвертого элементов ИЛИ, второй регистр сдвига, выходы которого подключены через четвертый элемент И к вторым входам четвертого элемента ИЛИ и третьего элемента ИЛИ, третий вход которого соединен с выходом второго элемента ИЛИ, выход первого элемента ИЛИ подключен к входу выделителя тактовой частоты, первый выход выпрямителя подключен к информационному входу первого регистра сдвигак второму входу первого элемента И и второму входу триггера, второй выход которого соединен с первым входом 5 10 5 20 25 30 второго элемента И, третий вход соединен с вторым выходом выпрямителя, вторым входом первого элемента ИЛИ, информационным входом второго регистра сдвига и вторым входом второго элемента И, а выход формирователя тактовых импульсов подключен к входам синхронизации первого и второго регистров сдвига, отличающееся тем, что, с целью повышения точности контроля уровня ошибок в канале связи, введен декодер, первый, второй и третий входы которого соединены с выходами первого и второго элементов ИЛИ и формирователя тактовых импульсов соответственно, а первый и второй выходы подключены соответственно к третьему и четвертому входам четвертого элемента ИЛИ, причем выход формирователя тактовых импульсов подключен к третьим входам первого - четвертого элементов И.2. Устройство по п, 1, отличающееся тем, что декодер содержит первый регистр сдвига, информационный вход которого является первым входом декодера, а выходы соединеныс входами первого и второго элементов И, второй регистр сдвига, информационный вход которого является вторым входом декодера, а один из выходов подключен к первому входу третьего элемента И, второй вход которого, являющийся третьим входом декодера, соединен с входами синхронизации первого и второго регистров сдвига и дополнительным входом второго элемента И, выход которого является первым выходом декодера, а третий вход третьего элемента И, выход которого является вторым выходом декодера, через элемент НЕ соединен с выходом первого элемента И. сновз снов АНОВЗ АНОВИЧ1467765Еход Вья оды Фиг. 2Составитель А. Селелкин Редактор И. Шмакова Тех ред И. Верес Корректор М. МаксимншинецЗаказ 1214(55 Тираж 627 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР13035, Москва, Ж - 35, Раушская наб., д. 4/5Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 1 О