Устройство для моделирования систем передачи и обработки данных

(21) 4 (22) 2 (46) 1 к вычисыть ися работы работки - сокра- Поставлением в: 2) С и П,Л.П (53) 68 (56) Ав СССР 1979.ССР 1983,Иф 8053 в И, что устобщений хи при й на 9 115 ДАРСТВЕННЫЙ НОМИТЕТ ССС ЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 3642124-24(54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯСИСТЕМ ПЕРЕДАЧИ И ОБРАБОТКИ ДАННЫХ(57) Изобретение относится лительной технике и может пользовано для моделирован систем сбора, передачи и о сообщений., Цель изобретени щение объема оборудования. ная цель достигается введе устройство четырех элемент позволило упростить извест ройство, моделирующее сбор сбои датчиков сообщений, по передаче и обработку сообщ приемной стороне, 1 ил,1444804Изобретение относится к вычисли- Перед началом функционированиятельной технике и может быть исполь" устройства в регистр 1 записываетсязовано для моделирования систем сбо- кодовая комбинация, модулирующая инра, передачи и обработки данных. 5 формационное сообщение, подлежащееЦелью изобретения является сокра- сб ру, р дсбо пе едаче и обработке, Затемчерез установочный вход устройстващение объема оборудования .На чертеже представлена структур- подается управляющий сигнал, поступанющий на установочные входы всехная схема предлагаемого устроиства,Устройство содержит первый регистр О счетчиков и ч ри ов и че ез элементы ИЛИ 22 и1 памяти счетчик 2 сообщений, гене на входы тр ригге ов 20 и 23, СчетЭ Фратор 3 сообщений, первый коммута- чики при этом обнуляются, а р рся а т игге ытор 4, генератор случайных им 4, 5 лучайных имульсов сбоев первый элемент НЕ 6, разрешающее прохождение импульсов че 2счетчик 7 сбоев, счетчик 8 выданных 15 рез элементы И 27 и 9.сообщений, третии регистрб , р гистр 9 памятиРКодовая комбинация с выходов ресчетчйк 10 передаваемых сообщений, гистра 1 подается на информационныегенератор 1 случайных импульсов по- входы коммутатора 4.мех, второй элемент НЕ 12 второй . Генератор 3 вырабатывает последоЭкоммутатор , счетчик п13, 14 омех в ка вательность импульсов, поступающихнале связи, счетчик правильно п15 но при- на вход элемента И 26 и счетный вход6 счетчика 2. Счетчик 2 подсчитываетнятых сообщений, второй регистр 16количество выданных генератором 3памяти, счетчик 17 обработанных соимпульсов, моделируя информационныиобщений, схему 18 сравнения кодов,счетчик 19 сообщений принятых а оненх абонен поток от датчика информации.При наличии на первом входе элетов, первый триггер 20, первый элемент задержки 21, первый элемент ИЛИ мента И 26 разрешающего сигнала импульсы поступают на вход элемента22 второй триггер 23, второи элеЛИ И 27 и на вход счетчика 8. Счетчикмент задержки 24, второй элемент ИЛИИ 30 8 подсчитывает количество импульсов,25 первый - четвертый элементыФика ии. определяющих количество сообщении,26-29, блок 30 индикации.Счетчик 2 подсчитывает количест- полученных от модели датчика информации с учетом информационных потерьво сообщений, поступающих от генераб по причине сбоев датчика информации.тора 3, у которого вероятность с ояавиа нулю, счетчик 7 подсчитывает у рГене атор 5 вырабатывает в слу. рачайные моменты времени импульсы, поколичество управляющих импульсов,7ст ающие на второй вход счетчикавоздействующих на. генератор 3 сообщении и вызывающин.х его сбои счет- и через элемент НЕ 6 на вход элеменб- та И 26, При появлении импульса начик 8 подсчитывает количество сообнт И 26 заений пост ающих от г енератора со выходе генератора 5 элемеб " ичем подсчитывает количе- крывается для прля п охождения серии имобщении, приС тч 7 по считывает коство соо шенин, прб " равильно выданных пульсов, Счетчик и дгенератором, счегчик 10 дО по считывает личество импульсов, поступивших наего счетныи вход, аким онТ . бразом модеколичество сообщений, поступивших вканал связи, счетчик подсчи14 считывает 45 лируются сбои датчика информации,п иводящиек потере отдельных инколичество управпяющих импульсов, . ртв п х на канал связи и вызы- Формационных сообщений,воздействующих на каначине С выхода элемента И 26 импульсывающих потери информации по причине выходапоступают на вход элемента иИ 27наличия шумов в канале связи, т.е.к 15 подсчитывает 50 при наличии разрешающего сигнала начисло помех, счетчик п ьгом входе элемента И 27 редаютсяколичество сообщении, правиль о пр дру пе4,нятых на приемной стороне, счетчик на управляющи дй вхо коммутатора17 подсчитывает количество сообщений, На вь дхо е комм татора 4 появляютсяуномбинации поступающие нао ра отаб б нных вычислительным устроист- кодовые к)по счи а 9. Ввом, а счетчик , подсчи1,9 по считывает коли информационные входы регистро а в егистр 9чество соо щений,б " достоверно получен- момент поступления кода в регистрчна его выходе появляется управляющииных абонентом.счетчихаУстройство ра отаетб следующим об- сигнал поступающий на вход счетчихУ10, другой вход триггера 20, входразом,устройством), Через время задержки импульс с выхода элемента задержки 24 поступает через элемент ИЛИ 25 на первый вход триггера 23, который устанавливается в состояние, разрешающее прохождение последующих импульсов через элемент И 29, Таким образом моделируются информационные потери на входе вычислительного устройства по причине образования очереди. Счетчик 17 подсчитывает количество импульсов, определяющих число обработанных сообщений.С выхода регистра 16 сообщение поступает на первые входы схемы сравнения 18, на вторые входы которой поступает код с выхода регистра 1. Если коды совпали, то на выходе схемы сравнения 18 появляется импульс, поступающий на вход счетчика 19Счетчик 19 подсчитывает количество импульсов, определяющих количество сообщений, которые не были искажены и потеряны по тем или иным причинам в отдельных блоках вычислительного устройства системы сбора передачи и обработки данных.Вероятностные характеристики системы определяются известными методами по показаниям счетчиков,Формула изобретения Устройство для моделирования систем передачи и обработки данных, содержащее генератор сообщений, три регистра памяти, два коммутатора, схему сравнения кодов, два триггера, два элемента задержки, два элемента ИЛИ, генератор случайных импульсов сбоев, генератор случайных импульсов помех, два элемента НЕ, разрядные входы первого регистра памяти являют.ся информационными входами устройства, разрядные выходы которого соединены соответственно с информационными входами первого коммутатора и с информационными входами первой группы схемы сравнения, выход "Равно" которой является выходом сообщений,принятых абонентом, а информационныевходы второй группы схемы сравненияподключены соответственно к разрядным выходам второго регистра памяти,разрядные входы которого соединенысоответственно с выходами второгокоммутатора, информационйые входы которого подключены соответственно к 1444804 элемента задержки 21 и другой вход элемента И 28, Триггер при этом устанавливается в состояние 0", закрывая прохождение последуюших импульсов через элемент И 27 на время,5 определяемое временем задержки элемента задержки 21 (оно задается исходя из пропускной способности канала связи). Через время задержки импульс с выхода элемента задержки 21 через элемент ИЛИ 22 поступает на вход триггера 20, который устанавливается в состояние, разрешающее прохождение импульсов через элемент И 15 27. Таким образом моделируются информационные потери на входе канала связи по причине образования очереди. Счетчик 10 подсчитывает количество импульсов, имитирующих передавае мые сообщения. Генератор 11 вырабатывает в случайные моменты времени импульсы, поступающие на вход счетчика 14 и через элемент НЕ 2 на вход элемента И 28, Счетчик 14 под считывает количество импульсов, поступивших с генератора. В момент появления импульса на выходе генератора 11 прохождение импульсов через элемент И 28 запрещено. Тем самым мо делируется процесс потери информации из-за шумов в канале.При наличии на первом входе элемента И 28 разрешающего сигнала импульсы с его выхода поступают на вход элемента И 29 и на вход счетчика 15Счетчик 15 подсчитывает количество импульсов, определяющих количество сообщений, правильно принятых на приемной стороне канала связи, 40При наличии на первом входе элемента И 29 разрешающего сигнала импульсы с выхода поступают на управляющий вход коммутатора 13, разрешая прохождение кодовой комбинации с ин формационных выходов регистра 9 на информационные входы регистра 16. В момент поступления кода в регистр 16 на его выходе появляется управляющий сигнал, поступающий на вход счетчи ка 17, вход второго триггера 23 и вход элемента задержки 24, Триггер при этом устанавливается в состояние "0", закрывая прохождение последующих импуль сов через элемент И 55 29 на время, определяемое временем .задержки элемента задержки 24 (оно задается исходя из времени обработки информационного кода вычислительным14448 10 20 Составитель В,Фукаловедактор М,Диткина Техред А.Кравчук Корректор М.Василье Заказ 6508/50 Тираж 704 дпи ого комитета СССР ий и открытийаушская наб д, 4 ПИ Государствено делам изобрете Москва, Ж,30 роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная разрядным выходам третьего регистрапамяти, выход генератора случайныхимпульсов сбоев подключен к входупервого элемента НЕ, выход генератора случайных импульсов помех соединен с входом второго элемента НЕ, управляющий выход третьего регистрапамяти соединен с единичным входомпервого триггера и входом первогоэлемента задержки, выход которого подключен к первому входу первого элемента ИЛИ, выход которого соединен снулевым входом первого триггера, управляющий вход второго регистра памяти соединен с единичным входом второго триггера и входом второго элемента задержки, выход которого подключен к первому входу второго элемента ИЛИ, выход которого соединенс нулевым входом второго триггера,вторые входы первого и второго элементов ИЛИ объединены и являются установочным входом устройства,о тл и ч а ю щ е е с я тем, что, с целью сокращения объема оборудования,оно дополнительно содержит четыре 04 6элемента И, причем выходы первого коммутатора соединены соответственно с разрядными входами третьего регистра памяти, выход генератора сообщений подключен к первому входу первого элемента И, второй вход которого соединен с выходом первого элемента НЕ, выход первого элемента И подключен к первому входу второго элемента И, второй вход которого соединен с прямым выходом первого триггера, а выход второго элемента И соединен с управляющим входом первого коммутатора, выход второго элемента НЕ подключен к первому входу третьего элемента И, выход которого соединен с первым входом четвертого элемента И, второй вход которого под,ключен к прямому выходу второго триггера, выход четвертого элемента И соединен с управляющим входом второго коммутатора, а управляющий выход. третьего регистра памяти подключен к второму входу третьего элемента И,