Умножитель частоты следования импульсов

/246 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ ИЗО ВТОРСКОМУ СВИДЕТЕЛЬСТ(54) УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ(57) Изобретение относится к импульсной технике и может быть использо" вано в автоматике, радиотехнике и системах средств связи. Целью изобретения является уменьшение времени установления выходной частоты за счет грубой настройки. Устройство содержит генератор 1 импульсов, пере- счетный блок 2 частоты, фазовый детектор 3, элементы И 4-6, реверсивный счетчик 7, преобразователь 8 коднапряжение, триггеры 9 и 10входную шину 11, выходную шину 12. Для достижения поставленной цели в устройство дополнительно введен элемент ИЛИ 13, первый вход которого соединен с инверсным выходом второго триг гера 10, второй вход соединен с четвертым выходом фазового детектора 3, а выход - с вторым входом первого зле мента И 4. При синхронизации триггеры переключаются в состояние "1", тем вс. самым обеспечивая точную подстройку фьеы Формкруемык ымлульоов кольцом : Щ фазовой АПЧ относительно импульсов, Сг поступающих на вход 11 устройства. 2 ил14293161сится к импульсной Устройство работает следующим обИзобретение относитсятехнике и может быть использовано в разом.автоматике, радиотехнике и системах В исходном состоя нии в пер есчетныйблок 2 ввддится требуемый коэффициентсредств связи.5Пель изобретения - уменьшеение вре- умножения. Минимальное и максимальноеиени установления выходной частоты эначени д Р Ря ко а еве сивного счетчика 7соответствуют минимальной и максимальЗа счет грубой настройки.ф На фиг 1 показана структурно- ной частоте следования импульсов гелектрическая схема уструстройства на 1 О нератора 1 соответственно и равныЭграммы поясиг. 2 - временные диагр полосе захвата кольца ФЛПЧ,ющие работу стройства В синхронном .режиме, т,екогдаУстройство содержит генератор 1 импульсы на входы фазового детекторай б 2 часто поступают поочередно (режимы 1 импульсов, пересчетнь лок чы, фазовый детектор , первь .,3 ервый. вто П на Фиг, 2), устройство работает: ой и третий элементы И 4-6, ревер- следующим образом.ро и т8 П сть на первом входе фазового,сивный .счетчик 7, преобразователь 8 укод-напряжение, первый -триггерй Р- ггер 9 детектора 3 появляется импульс входи,второй Р-триггер, -вР С -вход кото- ной частоты, тогда триггер 14 перел 11 11рого соединен с входной вино й 11 200 ключается в состояние 1 и появившийся на втором входе импульс с выходаустройства и первым входом фазовогот тигге 14 ва вто ой вход которого сое- блока 2 переключает триггер 1 в;динен с выходом пересчетного блока 2 состояниечастоты и С-входом первого Р-триг- выхода триггераа 14 поступает на пер 9, С- торого соединен с вы вый вход элемента ИЛИ 13 и с его выИ 4ходом г енер ат ора 1 импульсов и входом хода на второй вход элемента Ипересчетного ока чбл 2 астоты К-вход - тем самым обеспечивая прохождениеЭс земляной шино , вй 0- ход - с первым импульсов с выхода генератора 1 навходом фазового дететектора 3 а инвер- вход суммирования реверсивного счетсный выход - с -входоК- ом второго Р чикЫ 7. Сигналы с выхода последнеготриггера, -в о10 0- х д которого соединен поступают на преобразователь 8, егоом фазового детектора выходное напряжение увеличивается,с вторым выходом фазовчто п иводит к возрастанию частоты3 прямой выход - с вторым входом,Фчто приводит к возИ 5 выход которого следования импульсов, ф р Рвь о в фо мируемыхвторого элемента, вь ой импульс со ной шиной 12 устрой- генератором 1. Следующии исоединен с выходноства. Выход первого элемента И 4,лрования ревер- чем в предыдущем случае, что пРивосоединен с входом сум."к оости фаэ сравнивае 7 выходы которогок уменьшению разности ф эсивного счетчика , во есс продолжапреобразователя мых частот. Этот процесоединены с входамисо - ется о тех пор, пока разность фаз8 код-напряжение, выход которого сое- ется до тех пор, пока р зм входом генерато- сравниваемых частот не равна нулю.о а блока 2 по-.ра 1 импульсов. Выход последнего Если импульс с выхода блока по-.соединен с внен с входом пересчетного блока является на втором входе фазового,2 частоты, вторым входом втоРого эле детектора 3 раньше, чем импульс намента и пеИ 5 и первыми входами первого 4. его первом входе, триггер 15 пере 45цо мии третьего 6 элементов И, второй вход ключается в состояние 1 и Формирупоследнего соедиединен с третьим выходом ет импульс на прямом выходе, которыйФазового детектора, а третий вход - поступает на второй вход элементас первым входом второ го элемента И 5. И и при наличии напряжения на прямомвыходе триггера 10 обеспечивает прост ойство содержит хождение импульсов с выхода генераКроме того, устро ство содеритания еверсивноэлемент ИЛИ 13, первый вход которого тора 1 на вход вычитания р рго счетчика 7, В синхронном режимесоединен с инверсным выходом второго10ой вхо - с чет- кольца ФАПЧ Р-триггеры 9 и нахо""1" бве тым .выходом фазового детектора 3 дится в состояниивертьналичие напряжения на третьем и втоа выход - с вторым входом первогомента И 4 при этом выход третьемента р - Ром входах соответственно элементовИ 5 и 6, Сигналы с выхода реверсивг емента И 6 соединен с входом выго элемента оа 7, ного счетчика 7 поступают на преобрачитания, реверсивного счетчиказователь 8, его выходное напряжениеуменьшается, что приводит к уменьшению частоты следования импульсовгенератора 1. Указанные циклы повто 5ряются до тех пор, пока разность фазсравниваемых частот не станет равнанулю, при этом сформированная последовательность импульсов генератором 1через элемент И 5 поступает на выходную шину 12 устройства,При нарушении синхронизации (режимы 1 П и 1 Ч на фиг, 2) включаютсяэлементы грубой настройки, например,на С-вход триггера 14 поступает подряд два импульса с входа 11 устройства, Тогда триггеры 14 и 10 переключаются под воздействием второгоимпульса в состояние "0" и импульсына выходе элементов И 5 и 6 отсутствуют, а появление напряжения на инвер.сном выходе триггера 10 обеспечиваетнапряжения через элемент ИЛИ 13 навтором входе элемента И 4 независимоот состояния четвертого выхода фазового детектора 3, что приводит кпоявлению импульсов, формируемых генератором 1 на входе суммирования ревер.сивного счетчика 7, эа счет чего возрастает частота следования импульсовгенератора 1 до тех пор, пока не происходит синхронизация кольца ФАПЧ,тогда триггеры 14 и 10 переключаютсяв состояние "1" и устройство переходитв режим фазовой подстройки частоты,.35Если за рассматриваемый цикл синхронизация не происходит, в конечномсчете происходит переполнение реверсивного счетчика 7 и он переключает,ся в нулевое состояние, в результате 40чего частота следования импульсов свыхода генератора 1 уменьшается доминимальной, и по мере поступленияочередных импульсов на вход суммирования реверсивного счетчика 7 повтор 45но происходит увеличение частотыследования импульсов генератора 1 домомента синхронизации кольца ФАПЧ.При синхронизации триггеры 14 и 10переключаются в состояние "1", обеспечивая точную подстройку фазы форми 50руемых импульсов генератором 1 черезэлементы И 4 и Ь и появление этихимпульсов на выходе элемента И 5.Работа устр ойст ва в данном р ежимеаналогична описанной,При нарушении синхронизации, когдана С-вход триггера 15 поступают подряд два импульса с выхода пересчет"ного блока 2, триггеры 15, 9 и 10переключаются под воздействием второ"го импульса в состояние "0" и работаэлементов грубой настройки осуществляется аналогично, как и в предыду"щем случае, При синхронизации триггеры 15, 9 и 1 О переключаются в состояние "1", тем самым обеспечиваяточную подстройку фазы формируемыхимпульсов кольцом ФАПЧ, относительноимпульсов, поступающих на вход 11устройства,. Формула изобретения Умножитель частоты следования импульсов, содержащий- генератор импульсов, выход которого соединен с входомпересчетного блока и с первыми входами первого, второго и третьего элементов И, выход последнего из которыхсоединен с выходной шиной, второй,"вход - с прямым выходом первого триг"гера, информационный,. вход которогосоединен с первым выходом фазовогодетектора, первый вход которого соединен с входной шиной и тактовым входом первого триггера, вход. сброса ко"торого соединен с инверсным выходомвторого триггера, информационный входкоторого соединен с вторым выходомфа.зового детектора, второй вход кото"рого соединен с выходом пересчетногоблока и тактовым входом второго триггера, вход сброса которого соединенс общей шиной, реверсивный счетчикимпульсов, входы суммирования и вычитания которого соедииены с выходамисоответственно первого и второго эле"ментов И, выходы - поразрядно с входами преобразователя код - напряжение,выход которого соединен с входом генератора импульсов, о т л и ч а ю -щ и й с я тем, что, с целью уменьшения времени входа в режим, в неговведен элемент ИЛИ, выход которогосоедйнен с вторым входом первогоэлемента И, первый вход - с инверсным выходом первого триггера, второй вход - с третьим выходом фазового детектора, четвертый выход которого соединен с вторым входом вто.рого элемента И, третий вход которогосоединен с прямым выходом первоготриггера,еаааавЯИИИ ИВЮИВИИЗИВ ВВВВПИ 1429316 Чистякова ык К ктор В.Романенко Редактор Н. Рогули каз 5144/56 одпис ВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5,роектная, 4 тие, г. Ужгород,еское предпри ачЙ ч о Производственно-полигра Составитель АТехред Л,Олийн фа цъ фа ац ффЪ фц