Сенсорный переключатель

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК А 1 1 4 Н 03 К 17/94 ИСАНИЕ ИЗОБРЕТЕН ЕТЕЛЬСТВУ ВТОРСНОМУ л. В 8.8)видетельство СС03 К 17/945,детельство СССР03 К 17/945, 19 83. 4) СЕ 7) Из СОРНЫЙбретеике и ПЕРЕКЛ 1 ОЧАТЕЛЬие относится к им может быть испол управления. Цел повышение достов вания устройства улучшения развяуль ной техвано визобрет льт ния ион рнос- дости функетсяфа сче ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) АвторскоеУ 1010726, кл,Авторское свУ 834918, кл. Н сенсорных площадок от выхода гене -ратора и считывания информации прнкасании по второму импульсу опроса.Переключатель содержит генератор 1,счетчик 2, сенсорные ячеики 3, цифровой коммутатор 4, регистр 5 сдвига,элементы И 6,8 и 9, регистр 7 памяти. Каждая сенсорная ячейка 3 состоит из сенсорной площадки 10, делителя 1 напряжения, дифференциального усилителя 2, транзисторов 13-17,резисторов 18-22. Делитель 11 напряжения выполнен на резисторах 23.и24. Количество каналов в каждом конкретном случае определяется требованиями к соответствукщей клавиатуре.з,п лы,ил.40 Изобретение относится к импульс "ной технике и может быть использовано в пультах управления,Цель изобретения - повьппение достоверности функционирования устрой 5ства эа счет улучшения развязки сенсорных площадок от выхода генератораи считывания информации при касаниипо второму импульсу опроса, 10На чертеже приведена электрическаяФункциональная схема устройства.Устройство содержит генератор 1,выход которого соединен с входомсчетчика 2, сенсорные ячейки 3, цифровой коммутатор 4, регистр 5 сдвига,первый элемент И 6, регистр 7 памяти,второй элемент И 8 и третий элементИ 9, а каждая сенсорная ячейка 3 состоит из сенсорной площадки 10, делителя 11 напряжения, дифференциальногоусилителя 1 2, первого, второго треть"его, четвертого и пятого транэйсторов 13 - 1 и первого, второго,третьего, четвертого и пятого резисторов 18 - 22, причем выход первого разряда счетчика 2 соединен свторым входом третьего элемента И 9,неинвертирующим входом второго элемента И 8 и входами сенсорных ячеек 303, выход второго разряда счетчика 2соединен с третьим входом третьегоэлемента И 9, выход которого соединен с входом разрешения записи регистра 5 сдвига и первым входом первого элемента И 6, выходы сенсорныхячеек 3 соединены с соответствующимивходами цифрового коммутатора 4, остальные старшие разряды счетчика 2соединены с соответствующими разрядами цифрового коммутатора 4 и ре"гистра 7 памяти, в каждой сенсорнойячейке 3 сенсорная площадка 10 черезпятый резистор 22 совдинена с эмиттером третьего транзистора 15, коллектор которого соединен с эмиттером пер.вого транзистора 13 и инвертирующимвходом дифференциального усилителя12, неинвертирующий вход которогосоединен с эмиттером второго транзис"тора 14, база которого через делитель11 напряжения соединена с входом сен"сорной ячейки 3. Кроме этого, делитель 11 напряжения состоит из первого резистора 23 и второго резистора 24, включенного между общей шинойи выходом делителя 11 напряжения.Устройство работает следующимобразом. Последовательность импульсов генератора 1 поступает на ш-разрядный счетчик 2 и на входы второго и треть его элементов И 8 и 9 соответственно, на которых формируются импульсы последовательности: на втором элементе И 8 - импульсы синхронизации, а на третьем элементе И 9 - импульсы установки, Сигнал первого разряда счетчика 2 поступает одновременно на все сенсорные ячейки 3. Этот сигнал представляет собой меандр с логическими уровнями. Он поступает на базу первого транзистора 13 и через делитель 11 на базу второго транзистора 14. При отсутствии касания сенсорной площадки 10 на выходе дифференциального усилителя 12 напряжение всегда противофазно входному по следующим причинам. Входной сигнал "Лог.О" открывает первый и второй транзисторы 13 и 14 соответственно. Базовый ток второго транзистора 14, протекая по параллельно соединенным резисторам 23 и 24 делителя 11 напряжения на общую шину, создает на них падение напряжения, повьппая относительно земли потенциал базы второго транзистора 14, а следовательно и неинвертирующего входа дифференциального усилителя 12, При этом его выходной сигнал будет соответствовать "Лог.1", Входной сигнал "Лог.1", поступая на базу второго транзистора 14 через делитель 11 напряжения, уменьшается по величине, становится меньше сигнала на базе первого транзистора 13, т.е. потенциал инвертирующего входа дифференциального усилителя 12 вьппе потенциала его неинвертирующего входа, Следовательно; выходной сигнал дифФеренциального усилителя 12 изменяет ся до уровня "Лог,О".сПри касании сенсорной площадки 10 происходит подключение емкости тела оператора к эмиттеру третьего транзистора 15. Во время действия на входе сенсорной ячейки 3 сигнала "Лог0" транзисторы 13 и 14 открыты, и вносимая емкость заряжена до величины напряжения на транзисторах 15 и 13После прохождения положительного фронта сигнала транзисторы 13 и 14 закрываются, и возрастает падение нан. ряжения на них. Емкость тела оператора начинает заряжаться по цепи: источник электропитания +Е, резисто 1425824ры 19 и 22, земля. Перепад напряжения на резисторе 19 от зарядного тока закрывает транзистор 15. При этом уменьшаются напряжение и входной ток на инвертирующем входе дифференциального усилителя 12, усиливающего сигнал своего неинвертирующего входа, и выходной сигнал имеет высокий потенциал, синфазный входномусигналу сенсорной ячейки 3. По мере заряда емкости ее зарядный ток уменьшается транзистор 15 открывается, увеличивается ток его коллектора и соответственно напряжение на инвертирую щем входе дифференциального усилителя 12. При превышении напряжением на этом входе напряжения на неинвертирующем входе дифференциального усилителя 12 фаза выходного сигнала меняется, уменьшаясь до значения "Лог.О", Таким образом, происходит затяжка отрицательного фронта импульса выходного сигнала на время, определяемое величиной вносимой емкости. 25Разряд вносимой емкости происходит после прохождения отрицательного фронта выходного сигнала первого разряда счетчика 2 через резистор 22 и транзисторы 15 и 13. Аналогично рабо О тают все сенсорные ячейки 3. Сигналы с них поступают на соответствующие входы цифрового коммутатора 4. Селектирование синфазной с входным сигналом части выходного напряжения дифференциального усилителя 12 производится цифровым коммутатором 4 по входу С импульсами синхронизации,. Выходной сигнал коммутатора 4 формируется при совпадении вьиодного импульса дифференциального усилителя 12 и импульса синхронизации. Длительность импульса синхронизации равна половине периода частоты генератора 1При касании сенсорной ячейки 3 ,происходит совпадение затянутой части выходного импульса дифференциального усилителя 12 и импульса синхронизации. В результате на выходе коммутатора 4 появляется короткий импульс управления. Причем за период опроса каждой сенсорной ячейки 3 на выход коммутатора 4 проходит два им.- пульса управления при включении соответствующей. сенсорной ячейки 3 и ни одного импульса при отсутствии касания сенсорной площадки 10.Управление коммутатором 4 по входам А,А, производят старшие с 3-го по ш-й разряды счетчика 2. В .зависимости от кода счетчика проис-ходит подключение соответствующей сенсорной ячейки 3 к выходу коммутатора 4. В конце периода опроса каждой сенсорной ячейки 3 импульсом установки в сдвиговый регистр 5 по входу разрешения записи С записывается "Лог." в его первый разряд. Два импульса управления, поступающие на вход С управ.ения сдвигом регистра 5 сдвига, сдвигают и записывают "Лог.1" в третий разряд этого регистра. С приходом следующего импульса установки, поступающего на первый вход первого элемента И 6, на его выходе появляется импульс записи, записывающий в регистр 7 памяти код счетчика 2, соответствующий задействованной сенсорной ячейке 3. Этот код выдается на выход устройства. Отрицательным фронтом импульса разрешения записи сдвиговый регистр 5 снова устанавливается в исходное состояние, т,е. записывается "Лог.1" в первый его разряд, а в три остальные - "Лог.О" и так далее. При отсутствии импульсов управления сдвигом или при его единичных сбоях выход" ной код в регистре 7 памяти остается неизменным. Если импульсов управления сдвигом окажется более двух, регистр 7 памяти обнуляется сигналом с четвертого выхода регистра 5 сдвига.Количество каналов определяется требованиями к конкретной клавиатуре.Формула изобретения1.Сенсорный переключатель, содержащий генератор, сенсорные ячейки, цифровой коммутатор, счетчик, первый элемент И и регистр памяти, выход генератора соединен с входом счетчика, старшие выходы которого, начиная с третьего, соединены с соответствующими адресными входами цифрового коммутатора и регистра памяти, выход первого элемента И соединен с входом разрешения записи регистра памяти, выходы сенсорных ячеек соединены с соответствующими информационными входами цифрового коммутатора, каждая сенсорная ячейка содержит сенсорную площадку а входы всех сенсорных ячеек объединены, о т л и ч а ю щ и й -. с я тем, .что, с целью увеличенияЗаказ 4782/54 Тираж 928 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 достоверности функционирования за счет улучшения развязки сенсорных площадок от выхода генератора и считывания информации при касании по второму импульсу опроса, в него введены второй и третий элементы И, регистр сдвига, число разрядов счетчика увеличено на два разряда, а в каждую сенсорную ячейку введены дифференциальный усилитель, делитель напряжения, пять транзисторов р-и-ртипа и пять резисторов, причем выход генератора подключен к инвертирующему входу второго элемента И и первому Входу третьего элемента И, выход первого разряда счетчика подключен К неинвертирующему входу второго элемента И, к второму входу третьего элемента И и входу первой сенсорной ячейки, выход второго разряда счетчика подключен к третьему входу третьего элемента И, выход которого подключен к первому входу первого элемента И и входу разрешения записи сдвигаваго регистра, выход второго элемента И подключен к ходу синхронизации цифрового коммуТатора, выход которого подключен, к/Ьходу управления сдвигом регистра сдвига, первый информационный вход регистра сдвига подключен к шине логической "1", а остальные его инфор- мационные входы подключены к шине логического "О,", выход третьего разряда регистра сдвига подключен к второму входу первого элемента И, выход четвертого разряда регистра сдвига - к входу сброса регистра памяти,а в каждой сенсорной ячейке ее входподключен к базе первого транзистораи через делитель напряжения - к базевторого транзистора, коллекторы которых подсоединены к общей шине, эмиттер первого транзистора подключен кколлектору третьего транзистора и инверсному входу дифференциального усилителя, эмиттер второго транзистораподключен к коллектору четвертоготранзистора и неинвертирующему входу дифференциального усилителя, выход которого подключен к выходу сенсорной ячейки, базы третьего и четовертого транзисторов соединены иподключены к базе и коллектору пятого транзистора и через первый резистор к общей шине, эмиттеры третьегочетвертого и пятого транзисторовподключены соответственно через второй, третий и четвертый резисторы к 25 положительной шине электропитания, асенсорная площадка через пятый резистор подключена к эмиттеру третьеготранзистора.2. Переключатель по п.1, о т л ич а ю щ и й с я тем, что делительнапряжения состоит из первого и второго резисторов, причем вход делителя напряжения через первый резисторподключен к выходу делителя напряжения, а выход делителя напряжения че-.рез второй резистор подключен к общей шине.