Устройство для определения логарифма отношения двух сигналов

СОЮЗ СОВЕТСКИХсоцИАлистичеснихРЕСПУБЛИК А 06 С 7 ИСАНИЕ ИЭОБРЕТЕНИ ЕТЕЛЬСТ ОРСИОМУ(57) Изобреческим вычи может бытьвычислительретения явлти работы.логарифма о АЛЯ ОПРЕДЕЛЕНИВУХ СИГНАЛОВотносится к э СТ ЕН ктрим иовых льным устроиств ьзовано в анало и ис ия ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЦ 4169608/24-24 29.12.8615.07,88, Вюл Львовский полим, Ленинского лесотехничес В.Л.Котляров, ,Брандорф 681.335 (088, Патент США У публик. 1972, торское свиде 3250, кл. С 0 ых машинах. Целью изобется повышение надежносстройство для определениношения двух сигналов содержит первый, второй, третий, четвертый, пятый, шестой и седьмой ключи 1, 2, ), 4, 5, 6 и 7, первый ивторой интеграторы 8 и 9, первый ивторой суммирующие интеграторы 10 и11, первый, второй и третий компараторы 12, 13 и 14, дифференцирующий,элемент 15, первый, второй и третийэлементы И-НЕ 16, 17 и 18, первый,второй и третий триггеры 19, 20 и 21,формирователь импульсов 22, первыйи второй входы 23 и 24, вход первогоопорного напряжения 25 вход второгоопорного напряжения 26, вход запуска27, выход 28, шину нулевого потенциа -ла 29, Работа устройства основана насравнении напряжения экспоненцнальной формы с выхода первого интегратора 8 с напряжением линейной формыс выхода второго интегратора 9 и формировании результирующего импульса,пропорционального логарифму отношендвух входных сигналов. 2 ил.Изобретение относится к электрическим вычислительным устройствам иможет быть использовано в аналоговыхвычислительных машинах.Целью изобретения является повышение надежности.На фиг.1 изображена функциональная схема устройства для определениялогарифма отношения двух сигналов;на фиг.2 - временные диаграммы сигналов,На фиг.1 обозначены первый - седьмой ключи 1 - 7, первый и второй интеграторы 8 и 9, первый и второй суммирующие интеграторы 10 и 11, первый - третий компараторы 12 - 14,дифференцирующий элемент 15, первый -третий элементы И-НЕ 16 - 18, первый -третий триггеры 19 - 21, формирователь импульсов 22, первый и второйвходы 23 и 24 устройства, вход первого опорного напряжения 25, вход второго опорного напряжения 26, входзапуска 27, выход 28, шина нулевогопотенциала 29.На фиг,2 обозначены: а) напряжениена выходе первого суммирующего интегратора 10; б) напряжение на выходевторого суммирующего интегратора 11;в) напряжение на выходе первого интегратора 8; г) напряжение на выходевторого интегратора 9; д) напряжениена выходе формирователя импульсов 22;е) напряжение на выходе второго триггера 26; ж) напряжение на выходе первого триггера 19; з) напряжение навыходе третьего триггера 21.Устройство для определения лога 1 риФма отношения двух сигналов работает следующим образом;Формирователь импульсов 22 вырабатывает импульс (фиг.2 у 3 замыкающий первый и второй ключи 1 и 2 и обнуляющий первый интегратор 8, При этом 45 напряжения на выходах первого и второго суммирующих интеграторов 10 и 11 изменяются по линейному закону (Фиг.2 с,К), В момент й окончания импульса первый и второй ключи 1 и 2 50 размыкаются, а третий и четвертый ключи 3 и 4 замыкаются. При этом по входам первого и второго суммирующих интеграторов 10 и 11 подключается первое опорное напряжение с входа 25, 55 в результате чего напряжение на выходак первого и второго суммирующих интеграторов 10 и 11 линейно изменяется (фиг,2 Ф,К). Кроме того, в то же время замыкается пятый ключ 5, на вход первогоинтегратора 8 подается второе опорное напряжение с входа 26 и на выходепервого интегратора 8 напряжение линейно нарастает (фиг.28).Шестой ключ б замкнут, на входытретьего компаратора 14 подаются выходные напряжения первого и второгоинтеграторов 8 и 9. Благодаря подключению выходного напряжения третьего компаратора 14 к входу второгоинтегратора 9 выходное напряжениевторого интегратора 9 отслеживает.выходное напряжение первого интегратора8 (фиг.2 г). В момент С окончанияразряда второго суммирующего интегратора 11 четвертый и шестой ключи 4и 6 размыкаются. Рост напряжения навыходе второго суммирующего интегратора 11 прекращается, напряжениеже на выходе первого интегратора 8продолжает расти (фиг.2 б,й). В момент 1 окончания разряда первогосуммирующего интегратора 10 третийи пятый ключи 3 и 5 размыкаются,седьмой ключ 7 замыкается. При этамнапряжение на выходе первого интегратора 8 уменьшается по экспоненциальному закону,Третий триггер 21 устанавливаетсяв состояние " 1". В момент г 4 равенства выходных напряжений первого и второго интеграторов 8 и 9 срабатываеттретий компаратор 14. В результатетретий триггер 2 1 устанавливается всостояние "0".В момент подачи следующего импульса с выхода формирователя импульса22 шестой ключ 6 замыкается и первыйи второй интеграторы 8 и 9 приводятсяв исходное нулевое состояние (фиг.28,г),Длительность импульса на выходе28 пропорциональна логарифму отношения сигналов с первого и второго входов 23 и 24.Формула изобретенияУстройство для определения логарифма отношения двух сигналов, содержащее первый, второй, третий и четвертый ключи, первый, второй и третий компараторы, первый и второй суммирующие интеграторы, выходы которых подключены к первым входам соответствен 14100 б 4но первого и второго компараторов, формирователь импульсов, информационные входы первого и второго ключей являются соответственно первым и втоФрым информационными входами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности работы, в него введены пятый, шестой и седьмой ключи, первый и второй интеграторы, дифференцирующий элемент, первый, второй и третий элементы И-НЕ, первый, второй и третий тригге.ры, причем выход первого ключа соединен с первым информационным входом первого суммирующего интегратора, выход второго ключа соединен с первым .информационным входом второго суммирующего интегратора, информационные входы третьего и четвертого ключей соединены с входом первого опорного напряжения устройства, выходы третьего и четвертого ключей подключены к вторым информационным входам соответственно первого и второго суммирующих интеграторов, вторые входы первого и второго компараторов подключены к шине нулевого потенциала, выход первого компаратора соединен с третьим информационным входом первого суммирующего интегратора и с входом сброса первого триггера, выход второго ком" паратора подключен к третьему информационному входу второго суммирующего интегратора и к входу сброса второго триггера, информационный вход пятого ключа является входом второго опорного напряжения устройства, выходы первого и второго интеграторов соединены соответственно с первым и вторым входами третьего компаратора, выход ко"торого подключен к информационномувходу шестого ключа и к первому входутретьего триггера, к второму входукоторого подключен выход дифференцирующего элемента, прямой выход третьего триггера является выходом устрой О ства, выходы пятого и шестого ключейсоединены с информационными входамисоответственно первого и второго интеграторов, между информационным входом и выходом первого интеграторавключен седьмой ключ, прямой выходпервого триггера подключен к управляющему входу седьмого ключа, к входудифференцирующего элемента и к первым входам первого и второго элемен тов И-НЕ, прямой выход второго триггера соединен с первым входом третьего элемента И-НЕ, выход формирователяимпульсов подключен к входам установки первого и второго триггеров, к 25 вторым входам первого, второго итретьего элементов И-НЕ, к управляющим входам первого и второго ключейи к входу обнуления первого интегратора, выход первого элемента И-НЕ соединен с управляющим входом третьегоключа, выход третьего элемента И-НЕсоединен с управляющим входом четвертого ключа, выход второго элементаИ-НЕ подключен к управляющему входу 35пят о го ключа, инвер сный выход второ готриггера соединен с управляющим входом шестого ключа, вход формирователяимпульсов является входом запускаустройства.Корректор М,Шароши едактор О.Сиес раж 704 483/ Й Государственного кделам изобретений иМосква, Ж, Раушск итетаткрытийнаб., д, 4/ Производственно-полиграфическое предприятие, г. Ужго ктна п 5, ставитель 0,0 хред А. Кравчук одпнсное СССР