Устройство для приема биполярных многоуровневых сигналов

(56) АвторскоеУ 95 17 19, кл,з выпрямнтегратоорное 68/24-09 Бюл, Р 15и С.Д.Козлов (088.8)свидетельство СС 04 В 1/06, 1981 а.нуне боль"нен СУДАРСТБЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ САНИЕ ИЗО(54) УСТРОЙСТВО ДЛЯ ПРИЕМА БИПОЛЯРНЫХ МНОГОУРОВНЕВЫХ СИГНАПОВ(57) Изобретение относится к передаче дискретных сигналов. Цель изобретения - повышение помехозащищенности.Устр-во содержит блок 1 памяти, блок2 перемножения синалов, управляемыйделитель 3, компаратор 4, регистр 5,ключи 6 и 9, интегратор 7, буферныйусилитель 8, резистивный делитель10, триггер 13, блок 14 формированиятактовых импульсов. Введены ключ 12и элемент И 11. Формирование опорно 4 С,Я, р4 . РВу:1, ф ф го сигнала осуществляется и ленного сигнала с помощью и ра 7, к-рьй обеспечивает оп напряжение, пропорциональное ср му абсолютному значению инйорма ного сигнала (ИС) в момент отсч Помехи и искажения сигнала имею левое среднее значение и поэтом влияют на Аормирование опорного нала, если они накладываются на шое значение ИСля устранения оптимальности порога при малых чениях ИС, к-рым соответствуют Аормационные нули в устр-ве, ин ратор 7 отключается от выпрямле ИС и подключается через резистор нулевой шине. Таким образом,маль значения выпрямленного сигнала, иска женные шумами и помехами, заменяются нулевым значением. Тем самым устраняется влияние помех и искажений на пороговый уровень3 ил.90802 1 13Изобретение относится к областипередачи дискретных сигналов, можетиспользоваться при приеме биполярныхмногоуровневых сигналов и являетсяусовершенствованием устройства поавт.св. к 951719.Цель изобретения - повышение по,мехозащищенности.На Аиг.1 изображена структурноэлектрическая схема устройства; наФиг.2 - структурно-электрическаясхема блока памяти; на Аиг.3 - структурно-электрическая схема блокаАормирования тактовых импульсов,Устройство содержит блок 1 памятиблок 2 перемножения сигналов, управляемый делитель 3, компаратор 4,регистр 5, первый ключ 6, интегратор 7, буАерный усилитель 8, второйключ 9, резистивный делитель 10,элемент И 11, третий ключ 12, триггер 13 и блок 14 Аормирования тактовых импульсов, причем блок 1 памятисодержит первый операционный усилитель 15, ключ 16, конденсатор 17 ивторой операционный усилитель 18,а блок 14 Аормирования тактовых импульсов содержит инвертор 19, триггер 20, регистр 21, элемент И 22,элементы И 23 и 24 с инверсными вы,ходами и инвертор 25.Устройство работает следующимобразом.На входы блока 14 Аормированиятактовых импульсов подаются импульсные последовательности от генераторов импульсов, Б исходном состоянииключи 6 и 9 закрыты, коэААициент передачи управляемого делителя 3 равен1, триггер 13 тактовым импульсом установлен в нулевое состояние, соответствующее наличию на его выходелогического нуля,Многоуровневый инАормационннйсигнал поступает на первый вход блока 1 памяти, на второй вход которогопоступает с выхода блока 14 Аормирования тактовых импульсов тактоваячастота, При поступлении импульсатактовой частоты в блоке 1 памятиосуществляется стробирование входного сигнала и его запоминание Свыхода блока 1 памяти сигнал поступает на первый вход блока 2 перемножения сигналов. При поступлении наего второй вход с триггера 13 логического нуля коэААициент передачиблока 2 перемножения сигналов равен 5 1 О 15 20 25 ЗО 35 4 О 45 5 О 55 1, при поступлении логической единицы - минус 1.При установке триггера 13 в исходное положение с его выхода на второй вход блока 2 перемножения сигналов подается логический нуль, а на выходе блоа 2 перемножения сигналов устанавливается тот же сигнал, что и на входе. Так как в отсутствие тактового импульса второй ключ 9 закрыт, на первый вход компаратора 4 через резистивный делитель 10 подается нулевой пороговый уровень. С выхода блока 2 перемножения сигналов через управляемый делитель 3, коэ- Аициент передачи которого в отсутствие тактового импульса равен 1, инАормационннй сигнал поступает на второй вход компаратора 4, где осуществляется его сравнение с нулевым порогом. В результате этого сравнения определяется знак инАормационного сигнала, который записывается по переднему Аронту импульса тактовой частоты в триггер 13. При отрицательном сигнале, поступающем с выхода блока 1 памяти на вход блока 2 перемножения сигналов, в триггер 13 записывается логический нуль, в результате чего устанавливается коэА- фициент передачи блока 2 перемножения сигналов, равный 1. При этом на выходе блока 2 перемножения сигналов устанавливается отрицательный уровень, равный входному, При положительном сигнале на входе блока 2 перемножения сигналов в триггер 13 записывается логическая единица, которая устанавливает коэААициент передачи блока 2 перемножения сигналов равным 1, в результате чего и в этом случае на выходе блока 2 перемножения сигналов устанавливается отрицательный уровень, по абсолютной величине равный входному. Таким образом, в блоке 2 перемножения сигналов осуществляется внпрямление сигналов в отрицательную область значений. В момент поступления на первый вход элемента И 11 тактовой частоты и при наличии инАормационной "1", поступающей с выхода регистра 5 на второй вход элемента И 11, на выходе его появляется импульс, открывающий первый ключ 6, при этом заряжается конденсатор интегратора 7, которнй хранит опорный сигнал для Аормиронания порогов сравнения, Постоянная време1390802 45 в канале связи. Формула изобретения ни интегратора 7 выбирается такимобразом, чтобы при приеме случайнойпоследовательности информационныхсимволов колебания выпрямленного5значения принятого сигнала, усредненного интегратором /, относительноего среднего значения были бы незначительными. В момент поступления тактовой частоты третий ключ 12 открывается, разряжая конденсатор интегратора 7.Опорный сигнал через буферныйусилитель 8 и второй ключ 9,открытыйимпульсом тактовой частоты, поступает 15на первый вход компаратора 4, на второй вход которого через управляемыйделитель 3 поступает стробированныйсигнал с выхода блока 2 перемножения сигналов. В компараторе 4 осуществляется сравнение отсчетного значения информационного сигнала в момент стробирования и порогового сигнала. Отношение порога к средней величине модуля отсчетов информационного сигнала может варьироваться вшироких пределах изменением коэффициентов передачи управляемого делителя 3, а также изменением длительности тактовых импульсов,В момент поступления первого тактового импульса результат сравнениязаписывается в регистр 5.При необходимости сравнения сигнала с другим порогом, т.е. при другой величине указанного отношения З 5на управляемый делитель 3 с задержкойотносительно первого импульса можетбыть подан другой тактовый импульс.Если для принятия решения о переданном символе требуется провести сравнение сигнала с несколькими пороговыми значениями, что соответственноувеличивается число управляемых входов управляемого делителя 3 и выходов блока 14 формирования тактовыхимпульсов, при этом тактовые импульсы на различные управляемые входыуправляемого делителя 3 должны подаваться со сдвигом во времени исравнение сигнала с различными порогами производится поочередно.Результат сравнения с выхода компаратора 4 подается на вход регистра5, на второй вход которого поступаеттактовая частота от блока 14 формиревания тактовых импульсов, величинакоторого зависит от числа сравнения,которые необходимо провести. Результаты сравнения с выхода компаратора 4 записываются в различные элементы памяти регистра 5. После получения сравнения со всеми требуемыми пороговыми значениями блоком 1 памяти фиксируется новое информационное значение входного сигнала в момент поступления следующего импульса,В конце каждого интервала анализа отсчетного значения сигнала триггер 13 вновь устанавливается в исходное состояние.Формирование опорного сигнала осуществляется из выпрямленного сигнала с помощью интегратора, который должен обеспечить опорное напряжение, пропорциональное среднему абсолютному значению информациОнного сигнала в момент отсчета. Помехи и искажения сигнала имеют нулевое среднее значение и поэтому не влияют на формирование опорного сигнала, если они накладываются на большое значение информационного сигнала, В случае, если информационное значение равно нулю, как положительные, так и отрицательные значения помехи после выпрямления имеют один и тот же знак и могут дополнительно увеличивать напряжение на выходе интегратора, Это отклонение опорного сигнала от среднего значения увеличивается при увеличении средней амплитуды помех, что приводит к нарушению оптимальности порога в устройстве. Для устранения неоптимальности порога при малых информационных значениях сигнала, которым соответствуют информационные нули в устройстве, производится отключение интегратора от выпрямленного информационного сигнала и подключение интегратора через резистор к нулевой шине. Таким образом, малые значения выпрямленного сигнала, искаженные шумами и помехами канала связи, заменяются нулевым значением, тем самым устраняется влияние помех и искажений на пороговый уровень (опорный сигнал). В результате устройство обеспечивает более высокую помехозащищенность приема при повышенных значениях помех и искажениях сигнала Устройство для приема биполярныхмногоуровневых сигналов по авт.сн,1390802 Составитель О.Андрушко Редактор Н.Тупица Техред М.Дидык Корректор В. Гирняк Заказ 1785/56 Тираж 660 Подписное ВНИИЛИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д, ч/5Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 М о т и и ч а ю ш е е с ятем, что, с целью повышения помехоэащищенности, введены третий ключ иэлемент И, при этом пятый выход блока дюрмирования тактовых импульсовподключен к второму входу второгоключа через элемент И, второй вход которого соединен с выходом регистра,а седьмой выход блока Аормированиятактовых импульсов подключен к первому входу третьего ключа, второй 5вход и выход которого соединены соответственно с выходом интегратора иобщей шиной.