Кодек адаптивного дельта-модулятора

(51)4 Н 03 М 3/ ИСАНИЕ ИЗОБРЕТЕНИЯ ет упростить кодек исть преобразования зая динамического диапа данных по з вол повысить точи счет расширен зона. Кодек ад лятора содержи гер 2, анализ тегратор 5, и тель 7 и пере годаря введен ический Алюши андиро вани апряжения коэффици ся сик 7 изменяет симир ующий расширение 1 з.п, -ль втомаке. Егоредачи 00 С 1 Ж ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(54) КОДЕК АДАПТИВНОГО ДЕЛЬТАЛЯТОРА(57) Изобретение относится к атике и вычислительной технииспользование в системах пе аптивного дельта-модут компаратор 1, тригтор 3 перегрузки, инточник 6 тока, усилиключатели 9, 10. Блаю генератора 4 сигнала я, источника 8 опорно- и переключателей 11 нт усиления усилителя ак же, как и аппрокнал, что обеспечивает амического диапазона.Изобретение относится к автоматике и вычислительной технике и может быть использовано в системахпередачи данных.Цель изобретения " упрощение кодека и повьппение точности преобраэо" вания эа счет расширения динамического диапазона.На фиг, 1 приведена функциональная схема кодека адаптивного дельта- модулятора; на фиг. 2 - пример выполнения усилителя.Кодек адаптивного дельта-модулятора содержит (фиг. 1) компаратор 1,триггер 2,анализатор 3 перегрузки, генератор 4 сигнала компандирования, интегратор 5, источник 6 тока, усилитель 7, источник 8 опорного напряжения и первый - четвертый переклю" чатели 9-12. На фиг, 1 обозначены аналоговый 13 и цифровой 14 входы, вход 15 синхронизации, цифровой 16 и аналоговый 17 выходы 16, 1, а также информационный и первый и вто рой управляющие входы 18-20 усилителя 7.Анализатор 3 перегрузки служит для регистрации появления в дельта" модулированном сигнале наперед заданного числа (обычно 3-4) идущих подряд единиц или нулей.Генератор 4 сигнала компандирова" ния обеспечивает регулировку шага квантования в зависимости от скорос ти изменения аналогового сигнала.Источник 6 тока служит для регу-лировки тока заряда интегратора 5 с учетом знака дельта-модулированного сигнала, Усилитель 7 (Фиг. 2) выпол нен в виде перемножителя аналоговых сигналов.Кодек адаптивного дельта-модулято" ра работает следующим образом.В случае, когда переключатели 9- 12 поставлены в указанные на фиг, 1 положения, т,е. первый переключатель 9 соединяет с выходом свой первый вход, второй переключатель 10- второй вход, третий переключатель 11 коммутирует свой вход с первым выходом, а четвертый переключатель 12 " с вторым выходом, кодек работа" ет в режиме модулятора. При переводе переключателей 9-12 в другое положение кодек работает в режиме демодулятора.В режиме модулятора входной сигнал с входа 13 устанавливается в усилителе 7 и поступает на прямойвход компаратора 1На инверсныйвход компаратора 1 подается аппроксимирующее напряжение, сформированное на интеграторе 5,Результат сравнения компаратора 1 в момент прихода синхросигналас входа 15 записывается в триггер 2,который определяет знак приращенияаппроксимирующего напряжения.При большой скорости нарастаниявходного сигнала аппроксимирующеенапряжение не успевает его отслеживать. В выходной последовательнос"ти модулятора появляются пачки импульсов одного знака, Когда длитель"ность этих пачек достигает 3, на вы"ходе анализатора 3 появляется высокий потенциал, что приводит кзаряду емкости генератора 4 и увеличению выходного тока на его первомвходе.Ток интегратора 5, задаваемыйисточником 6 тока, увеличивается,следовательно, увеличивается и приращение аппроксимирующего налряжения. Таким образом, осуществляетсяадаптация модулятора под входнойсигнал.При уменьшении входного сигналапачки импульсов одного знака исчезают, что приводит к уменьшению величины аппроксимирующего напряжения.Выходной сигнал снимается с выхода16,В режиме демодулятора входнойцифровой сигнал поступает на вход14, а выходной декодированный сигнал снимается с выхода 17.Работа усилителя 7, управляемого тем же самым сигналом, что и интег" ратор, приводит к тому, что сигнал, поступающий на компаратор 1, имеет более узкий амплитудный диапазон, что позволяет уменьшить чувствительность компаратора 1 и снизить требования к интегратору 5, использо" вать более простую схемотехнику и снизить протребляемую мощность. При сохранении чувствительности компаратора 1 на прежнем уровне предлагаемый кодек воспринимает и обрабатывает входные сигналы в значительно большем амплитудном диапазоне.Достоверность передачи речи увеличивается, так как одновременное управление усилителем 7 и интегратором 5 приводит к реализации нелинейного закона компандиро вания в э ави" симости от выходного тока генератора 4.При увеличении выходного тока генератора 4 в 2 раза относительное5 изменение приращения аппроксимирующего напряжения по отношению к сигналу на выходе усилителя 7 состав" ляет 4 раза, что позволяет обрабатывать резкие изменения речевого сигнала с меньшей ошибкой, при меньшем сигнале перегрузки, т.е. с большей достоверностью.Работа усилителя 7 в случае реализации его в виде перемножителя аналоговых сигналов (фиг. 2) проис" ходит следующим образом.При изменении коллекторных токов транзисторов 21 и 22 пропорционально току генератора 4 на входе 19 коэффициент усиления первого кас" када и всего усилителя 7 изменяется обратно пропорционально величине этих токов за счет изменения величинысопротивления перегрузки первого каскада (транзисторы 23 и 24 в диод" ном включении).В режиме декодирования, когда ток управления подается на вход 20 усилителя 7 коэффициент усиления первого каскада постоянен, а коэф" фициент усиления второго каскада на транзисторах 25 и 6 изменяется пря" мо пропорционально току управления, что обеспечивает восстановление ис" ходного сигнала на выходе 17 кодека,Таким образом, кодек адаптивного дельта-модулятора имеет простое выполнение и обладает большим ампли 40 тудным диапазоном передаваемых сигналов, что обеспечивает более высокую достоверность восстановления ре" чи.Формула изобретения451. Кодек адаптивного дельта-моду- лятора, содержащий первый переключатель, первый вход которого являет" ,ся аналоговым входом кодека, выход 50 , соединен с информационным входом усилителя, компаратор, второй переключатель, первый вход которого является цифровым входом кодека, триггер, вход синхронизации которого является входом синхронизации кодека, прямой выход триггера соединен с первым информационным входом анализатора перегрузки и является цифровым выходом кодекаисточник тока, выход которого через интегратор подключен к инверсному входу компаратора и второму входу первого переключателя, о т л и ч а ю щ и й с я тем, что, с целью упрощения кодека и повышения точности преобразования за счет расширения динамического диапазона, в кодек введены генера" тор сигнала компандирования, третий и четвертый переключатели и источник опорного напряжения, выход усилителя соединен с прямым входом компаратора и является аналоговым выходом кодека, выход компаратора соединен с вторым входом второго переключателя, выход которого соединен с инфор" мационным входом триггера, первый вход источника тока подключен к прямому выходу триггера, инверсный выход которого соединен с вторым входом источника тока и вторым информационным входом анализатора перегрузки, вход синхронизации которого подключен к входу синхронизации кодека, выход анализатора перегрузки соединен с входом генератора сигнала компандирования, первый и второй выходы которого подключены соответственно к третьему входу источника тока и входу четвертого переключателя, выход источника опорного напряжения соединен с входом третьего переключателя, первый и второй выходы которого объединены с одноименными выходами четвертого переключателя и подключены к одноименным управляющим входам усилителя.2. Кодек по д. 1, о т л и ч аю щ и й с я тем, что усилитель выполнен в виде перемножителя аналоговых сигналов.1378063 Составитель О. Ревинский Техред И,Попович Корректор В, Бутяга Редактор Т. Лазоренко Заказ 896/56 .Тираж 928 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5