Устройство для синхронного радиоприема частотно манипулированных сигналов

/14 ст1, 5 т т Ф й1 0 ПИСАНИК ИЗ 0 БЕКтЕНияН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ СИНХРОННОГО РА 1 АНИПУЛИРОВАННЬХ сится к радиоприем многоуровостижения цели но соединенны 19 и односторор 20. В п.2улятора 20,с ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(61) 1244804 (21) 4092644/24-09 (22) 07.05.86 (46), 30,12,87, Бюл. У 48 (72) В.В.Дегтярев, С.М,Картушин, Д.А,Судник, В.Ю.Лоскутов, А.С.Люби мов, Б.Е,Сергеев и А.Е.Лисин (53) 621,394.62(088.8) (56) Авторское свидетельство СССР Р 1244804, кл, Н 04 1. 27/14, 1984.21(57) Изобретение отнсвязи и обеспечиваетневых сигналов. Длявведены последователэл-т ИСКХПОЧАЮЩЕЕ ИЛИний частотный модуляф-лы дано устр-во мо1 13635Изобретение относится к радиосвязи и может использоваться в станциях цифровой радиорелейной связи с частотной манипуляцией.Цель изобретения - обеспечение5 приема многоуровневых сигналов.На фиг. 1 изображена структурная электрическая схема предложенного устройства; на фиг. 2 - структурная схема одностороннего частотного демодулятора.Устройство содержит входной усилитель 1, синхронный гетеродин 2, квадратурный направленный ответвитель 3, первый 4 и второй 5 смесители, первый 6 и второй 7 фильтры нижних частот, первый 8 и второй 9 усилители- ограничители, первый 10, второй 11 элементы НЕ, первый 12, второй 13, третий 14 и четвертый 15 триггеры, первый 16 и второй 17 сумматоры, компаратор 18, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 19, односторонний частотный демодулятор 20, состоящий из генератора 21, элемента И 22, вычитающего счетчика 23, блока 24 дифференцирования по переднему фронту, блока 25 дифференцирования по заднему фронту, преобразователя 26 кода, буферного регист- З 0 ра 27, цифроаналогового преобразователя 28 и фильтра 29 нижних частот.Устройство работает следующим образом.Частотно-манипулированный сигнал поступает через входной усилйтель 1 одновременно на входы смесителей 4 и 5, на вторые входы которых через квадратурный направленный ответвитель 3 сигналы в квадратуре (со сдвигомона 90 ) подаются от синхронного гете- родина 2. Частота синхронного гете- родина 2 устанавливается равной средней частоте спектра принимаемого сигнала (сигнала на входе устройства). В результате преобразования на выхо 45дах. смесителей 4 и 5 образуются сигналы, поднесущие которых равны текущему значению частотного сдвига радиочастотной несущей от своего среднего значения, а взаимный сдвиг фаз50оравен 90 . При изменении знака модулирующего сигнала происходит взаимное инвертирование сигналов в квадратурных каналах при сохранении их квадратуры, т.е. взаимный фазовый55о сдвиг становится равным 270 . При изменении уровня сигнала на передаче изменяются значения частотного сдви 17 2га поднесущих, Фильтры 6 и 7 нижнихчастот обеспечивают частотную избирательность и формирование огибающихпо квадратурным каналам. Аналоговыесигналы с фильтров 6 и 7 нижних частот усилителями-ограничителями 8 и 9усиливаются и ограничиваются и такимобразом преобразуются в цифровую(импульсную форму). Сигнал с выходаусилителя-ограничителя 8 поступаетна информационный Р-вход триггера 12,С вход синхронизации триггера 13, навход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 19 ина вход элемента НЕ 10, который инвертирует сигнал по полярности. Сигнал с выхода элемента НЕ 10 подаетсяна информационный П-вход триггера 15и С-вход синхронизации триггера 14,Сигнал с выхода усилителя-ограничителя 9 поступает на информационныйП-вход триггера 13, С-вход синхронизации триггера 12, вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 19 и на элемент НЕ 11,который инвертирует сигнал по полярности. Сигнал с выхода элемента НЕ 11подается на информационный 0-входтриггера 14 и С-вход синхронизациитриггера 15. На прямых выходах триггеров устанавливается сигнал, соответствующий по полярности сигналу наинформационном Р-входе в момент появления переднего фронта (или заднегов зависимости от типа микросхем) наего С-входе синхронизации. Сигналыс прямых выходов триггеров 12, 15 ис инверсных выходов триггеров 13, 14подаются на входы сумматора 16, который суммирует эти сигналы по напряжению. Сигналы с инверсных выходовтриггеров 12, 15 и с прямых выходовтриггеров 13, 14 подаются на входысумматора 17. Сигналы с выходовсумматоров 16, 17 в противофазе подаются на входы компаратора 18, который преобразует ступенчатый сигналс сумматоров в двоичный сигнал 41,При поступлении на входы элементаИСКЛЮЧАЮЩЕЕ ИЛИ 19 сигналов одинаковой полярности на выходе появляетсясигнал "0", а при поступлении сигналов разной полярности - сигнал 1",Длительность импульсов сигнала на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 19 обратно пропорциональна частотномусдвигу принима.мого радиосигнала, ачастота их следования в два раза выше частоты следования сигналов с усилителей-ограничителей 8 и 9. Сигналз 13 с элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 19 подается на информационный вход односторон- него частотного демодулятора 20, на управляющий вход которого подается сигнал с компаратора 18. Так как синхронный гетеродин 2 настраивается на среднюю частоту принимаемого сигнала, положительному и отрицательному значениям частотных сдвигов радиочастотной несущей соответствует одно значение частоты поднесущих в квадратурных каналах (этим объясняется смысл термина "односторонний", введенного в название частотного демодулятора). Односторонний частотный демодулятор 20, используя удвоенное значение частотного сдвига по информационному входу и информацию о знаке, поступающую с выхода компаратора 18 на управляющий вход, формирует сигнал, который идентичен информационному сигналу.Односторонний частотный демодулятор работает следующим образом. Сигнал с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 19 подается параллельно на третий вход элемента И 22 и входы блоков 24 , и 25 дифференцирования. На второй вход элемента И 22 с выхода переноса вычитающего счетчика 23 подается сигнал "1" ("0" подается только в случаях переполнения счетчика для блокировки), На первый вход элемента И 22 подается сигнал с генератора 21. Частота следования импульсов сигнала должна быть не менее удвоенного значения максимального частотного сдвига. В результате взаимодействия этих сигналов на выходе элемента И 22 появляется сигнал, в котором число импульсов в каждой пачке прямо пропорционально длительности импульсов сигнала с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 19 и обратно пропорционально частотному сдвигу радиочастотной несущей. Блок 24 дифференцирования по переднему фронту выделяет передние фронты сигнала и образует на своем выходе сигнал, который подается на вход установки вычитающего счетчика 23 и устанавливает его в состояние, соответствующее "1" во всех разрядах, в начале каждой пачки импульсов сигнала с выхода элемента И 22, Сигнал (каждая пачка) с выхода элемента И 22 подается на вычитающий вход вычитающего счетчика 23 и производит вычитание. Двоичное число, ко 63517торое устанавливается в вычитающемсчетчике 23 по окончании вычитания,обратно пропорционально количеству 5импульсов, поступивших на вычитающийвход вычитающего счетчика 23, т.е.прямо пропорционально частотномусдвигу. В случае достижения вычитающим счетчиком 23 состояния "0" повсем разрядам (переполнения) происходит блокировка его в этом состоянии до начала следующего информационного импульса. Блокировка осуществлявется за счет поступления уровня "0с выхода переноса вычитающего счетчика 23 на второй вход элемента И 22.Двоичное число с вычитающего счетчика 23 поразрядно через преобразователь 26 кода подается на информационные входы буферного регистра 27, Приналичии "1" на управляющем входе преобразователя 26 кода сигналы каждогоразряда передаются без изменений, апри наличии "0" сигналы каждого раз ряда передаются с инверсией по символам, т.е. вместо "1" передается "0"и наоборот. Эти сигналы поразрядно.записываются в буферный регистр 27каждым импульсом сигнала, который ЗО поступает с блока 25 дифференцирования по заднему фронту на вход записи буферного регистра 27, Эта информация хранится в памяти буферногорегистра 27 в период времени между 35импульсами сигнала с блока 25 дифференцирования и одновременно поразрядно подаются на входы цифроаналогового преобразователя 28. При этом навход старшего разряда цифроаналогово го преобразователя 28 подается сигнал, который совместно с преобразователем кода 26 обеспечивает на своем выходе формирование двухполярногосигнала, т,е. формирование двухполярного сигнала обеспечивается за счеткодирования в преобразователе 26 кода и в цифроаналоговом преобразователе 28 и смещения подаваемого на опорный вход операционного усилителя цифроаналогового преобразователя 28.Абсолютное значение сигнала на выхогтде цифроаналогового преобразователя28 соответствует сигналам двоичногочисла, которые поразрядно подаютсяна его входы, а полярность его определяется сигналом с преобразователя 26 кода, Фильтр 29 нижних частот уменьшает уровень шумов квантованияна выходе устройства при приеме час4Составитель Н.Лазаре Редактор Т.Лазоренко Техред Й,Попович р И,Муск Заказ 6384/56 ТирВНИИПИ Госудпо делам113035, Моск аж 636 рственно зобретен а, Ж,Подписиитета СССР ойРа открытииская наб.,роизводственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,5 136 тотио-модулированного сигнала, Точность восстановления принимаемого сигнала определяется разрядностью вычитающего счетчика 23, буферного регистра 27 и цифроаналогового преобразователя 28. Количество разрядов цифроаналогового преобразователя 28 должно быть на один больше числа разрядов вычитающего счетчика 23. Формула изобретения 1. Устройство для синхронного радиоприема частотно-манипулированных сигналов по авт, св. 9 1244804, о тл и ч а ю щ е е с я тем, что, с целью обеспечения приема многоуровневых сигналов, введены последовательно соединенные элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и односторонний частотный демодулятор, причем входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с выходами соответствующих усилителей-ограничителей, выход компаратора соединен с вторым входом одностороннего частотного демодулятора, выход которого является вторым выходом устройства.2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что односто 1 3517 6ронний частотный демодулятор состоит из генератора, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом 5переноса вычитающего счетчика, вход установки которого соединен с выхо- .дом блока дифференцирования по переднему фронту, вход которого соединен с входом блока дифференцирования по заднему фронту и третьим входом элемента И, выход вычитающего счетчика, выходы разрядов которого через последовательно соединейные преобразователь кода и буферный регистр соединены с входами цифроаналогового преобразователя, вход старшего разряда которого подключен к управляющему входу преобразователя кода, вход записи буферного регистра подключен к выходу блока дифференцирования по заднему фронту, выход цифроаналогового преобразователя соединен с входом фильтра нижних частот, выход которого 25 является выходом одностороннего частотного демодулятора, управляющий вход преобразователя кода является вторым входом одностороннего частотного демодулятора, а его первым вхо- ЗО дом является третий вход элемента И.