Устройство для контроля последовательности чередования аналоговых сигналов

(5 4 Н 04 В 3/4 ГОСУДАРСПО ДЕЛ исполь ж ти приме дователь чередова ТВЕННЫЙ КОМИТЕТ СССРАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙИСАНИЕ ИЗО ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРУ 680183, кл. Н 04 В 3/46, 1977,Авторское свидетельство СССРУ 1099394, кл. Н 04 В 3/46, 1983.(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ ЧЕРЕДОВАНИЯ АНАЛОГОВЫХСИГНАЛОВ(57) Изобретение может бытьзовано в тренажерах с естким алгоритмом работы оператора. Цель изобретения - расширение обласнения путем контроля послености устранения ошибки в нии аналоговых сигналов (ЧАС), Устройство содержит группу из блоков1-1-1-И обработки аналоговых сигналовкаждый из которых состоит из элементаНЕ 2, элемента И 3 и Э-триггера 4,группу из Б элементов И-НЕ 5-1 - 5-Я,элементы И-НЕ 6 и 7, генератор 8импульсов и блок 8 индикации, состоящий из светодиода 10 и резистора 11.При неправильном исправлении ошибок впоследовательности ЧАС, когда не снимаются низкие уровни с сигналов споследующих ошибочно включенных сигнальных входов устройства, а сразу жеподаются низкие уровни сигналов напропущенные предыдущие сигнальныевходы устройства, светодиод 10 продолжает сигнализировать об ошибке впоследовательности ЧАС. 1 ил.Изобретение относится к технике контроля систем связи и может быть использовано, в частности, в тренажерах с жестким алгоритмом работы оператора.Цель изобретения - расширение области применения путем контроля последовательности устранения ошибки в чередовании аналоговых сигналов. 10На чертеже представлена электрическая структурная схема устройства для контроля последовательности чередования аналоговых сигналов.Устройство для контроля последо вательности чередования аналоговых сигналов содержит группу М блоков 1-1 - 1-М обработки аналоговых сигналов, кадлый из которых состоит из элемента НЕ 2, элемента И 3 и 20 П-триггера 4, группу из М элементов И-НЕ 5-1 - 5-М, первый элемент И-НЕ 6, второй элемент И-НЕ 7, генератор 8 импульсов и блок 9 индикации, состоящий из светодиода 10 и резистора 11.Устройство для контроля последовательности чередования аналоговых сигналов работает следующим образом.В исходном состоянии на всех входах блоков 1-1 - 1-М обработки анало- З 0 гового сигнала присутствуют высокие уровни входных аналоговых сигналов. Поэтому Р-триггеры 4. за счет наличия на их входах установки нуля высоких потенциалов находятся в нулевом сос тдянии. При этом на их инверсных выходах присутствуют потенциалы "1", а на прямых выходах присутствуют потенциалы "О".На.выходах инверторов 2 присут ствуют потенциалы "О", поэтому на выходах элементов И-НЕ 5-1 - 5-М.формируются потенциалы "1", которые пос" тупают на входы первого элемента И-НЕ 6, что вызывает формирование на 45 его выходе потенциала "0". Соответственно на выходе второго элемента И-НЕ 7 присутствует потенциал 1" и светодиод 10 блока 9 индикации не горит. На выходе элемента И 3 блока 50 1-1 обработки аналогового сигнала присутствует потенциал "1" за счет наличия "1" на его другом входе. При поступлении на сигнальный вход низкого уровня аналогового сигнала снимается блокировка с К-входа Г-триггера 4 и с задержкой на время срабатывания элемента НЕ 2 на С-вхо" де й-триггера Формируется логический перепад, по которому -триггер 4 срабатывает, так как на его информационном входе присутствует потенциал1 с выхода элемента И 3 , что вызыв ает появление " 1 " н а втором выходе блока 1 - 1 обработки аналогового сигнала . Однако сигнал н а выходе элемента И-НЕ 5- 1 не меняется и светодиод 1 О блока 9 индикации, сигн ализирующий об ошибках в последовательности чередования аналоговых сигналов , н е торитПри включении П-триггера 4 блока 1-1 обработки аналогового сигнала срабатывает элемент И 3 блока 1-2 обработки аналогового сигнала, который формирует потенциал "1" на 0-входе 1.-триггера 4 блока 1-2, который включается при появлении низкого уровня на сигнальном входе. При этом Формируется сигнал "1" на выходе блока 1-2 обработки аналогового сигнала, по которому элемент И 3 блока 1-3 обработки аналогового сигнала, формирует на входе Э-триггера 4 блока 1-2 и сигнал "0" на выходе блока 1-2 обработки аналогового сигнала. Однако сигнал на выходе элемента И-НЕ. 5-2 не меняется и светодиод 10 блока 9 индикации, сигнализирующий об ошибках в последовательности чередования аналоговых сигналов, не горит.Таким образом, при соблюдении заданной последовательности поступления аналоговых сигналов происходит срабатывание Р-триггеров 4 в блоках 1-1 1-М в соответствии с заданной последовательностью и светодиод 10 блока 9 индикации не загорается.При выпадении из контролируемой последовательности чередования аналоговых сигналов сигнала, например, на выходе блока 1-2 и при появлении низкого уровня на входе блока 1-3 (ошибочное включение) формируется сигнал "0" на выходе элемента И-НЕ 5-2, который вызывает появление уровня 1 на выходе первого элемента И-НЕ 7, разрешающий прохождение импульсов тактовой частоты с выхода генератора 8 импульсов на выход второго элемента И-НЕ 7. При этом светодиод 10 блока 9 индикации начинает периодически загораться с частотой, равНой частоте импульсов генератора 8, сигнализируя тем самым о выпадении из заданной последовательности пре" дыдущего сигнала. Однако включенияП-триггера 4 блока 1-3 обработки аналогового сигнала при этом не происходит за счет наличия потенциала "О" на входе блока 1-3 обработки5 аналогового сигнала с прямого выхода П -триггера 4 блока 1-2, что блоки-, рует последующие входы устройстваПри подаче, например, низкого уровня сигнала на вход блока 1-4 обработки 10 аналогового сигнала формируется "О" на выходе элемента И-НЕ 5-3, который дублирует ранее допущенную ошибку, зарегистрированную по выходу элемента И-НЕ 5-2. 15Таким образом, при выпадении каких-либо аналоговых сигналов из заданной последовательности их поступления нарушения в последовательности чередования сигналов определяются 20 по мигающему с частотой низкочастотного генератора 8 импульсов светодиода 10 блока 9 индикации.Для правильного исправления ошибки в последовательности чередования сиг налов необходимо снять низкий уровень напряжения с сигнального входа блока 1-3. При этом срабатывает элемент И 3 блока 1 -2 обработки аналогового сигнала формирует на информа- З 0 ционном входе П-триггера 4 блока 1-2потенциал "1". За счет наличия потенциала "О" на выходе блока 1-3 обработки аналогового сигнала (прямом выходе П -триггера 4) формируется "1" З 5 на выходе элемента И-НЕ 5-2 и мигание светодиода 10 блока 9 прекращается. При поступлении на пропущенный сигнальный вход блока 1-3 низкого уровня аналогового сигнала включа ется П-триггер 4 блока 1-2 формирует высокий уровень сигнала на входе блока 1-3 обработки аналогового сигнала со стороны прямого выхода П-триггера 4 блока 1-2, который при 45 последующем поступлении низкого уровня сигнала по входу блока 1-3 разрешает включение П-триггера 4 блока 1-3 обработки аналогового сигнала. Таким образом, ошибка в очередности 50 поступления аналоговых сигналов исправлена,При неправильном исправлении ошибки, когда не снимается низкий уровень напряжения с сигнального входа блока 1-3, а разу же подается на пропущенный сигнальный вход блока 1-2, П-триггер 4 блока 1-2 не включается за счет наличия на его П-входе потенциала"О" с выхода элемента И 3 блока 1-2, Поэтому на выходе элемента И-НЕ 5-2 продолжает удерживаться потенциал 1 О" и светодиод 10 блока 9 продолжает периодически загораться с частотой генератора 8 импульсов.Таким образом, при неправильном исправлении ошибок в последовательности чередования аналоговых сигналов, когда не снимаются низкие уровни сигналов с последующих ошибочно включенных сигнальных входов устройства, а сразу же подаются низкие уровни сигналов на пропущенные предыдущие сигнальные входы устройства, светодиод продолжает сигнализировать об ошибке в последовательности чередования аналоговых сигналов. Формула изобретенияУстройство для контроля последовательности чередования аналоговых ,сигналов, содержащее группу из М блоков обработки аналоговых сигналов, первые входы которых являются группой входов устройства для контроля последовательности чередования аналоговых сигналов, а вторые входы каждого из которых, кроме М-го, объединены с первыми входами последующих блоков обработки аналоговых сигналов, группу из М элементов И-НЕ, первые входы которых соединены с первыми выходами одноименных блоков обработки аналоговых сигналов, генератор импульсов и блок индикации, о т л и ч а ю щ ее с я тем, что, с целью расширения области применения путем контроля последовательности устранения ошибки в чередовании аналоговых сигналов, введены последовательно соединенные первый элемент И-НЕ, входы которого соединены с выходами группы из М.элементов И-НЕ, и второй элемент И-НЕ, другой вход которого соединен с выходом генератора импульсов, а выход соединен с входом блока индикации, при этом вторые входы групп из М элементов И-НЕ, кроме М-го соединены с вторыми выходами последующих блоков обработки аналоговых сигналов, второй вход М-го элемента И-НЕ соединен с общей шиной устройства, третьи выходы блоков обработки аналоговых сигналов, кроме М-го соединены с третьими входами последующих блоков обработки аналоговых сигналов, каж 13634946 дый иэ которых содержит элемент НЕ, С-вход которого соединен с выходом вход которого является первым входом элемента НЕ и является вторым выходом блока обработки аналогового сигнала, блока обработки аналогового сигнала, . элемент И, первый вход которого, кро- К-вход которого объединен с входом ме Я-го блока обработки аналогового элемента НЕ, а В-вход соединен с сигнала, является вторым входом .бло- выходом элемента И, второй вход котока обработки аналогового сигнала, рого в первом блоке обработки аналовторой вход, кроме первого .блока об- гового сигнала и первый вход в Я-м работки аналогового сигнала, являет О блоке обработки аналогового сигнала ся третьим входом блока. обработки является сигналом задания уровня аналогового сигнала, и П-триггер, логической единицы.Составитель Э. БорисовРедактор Т, Лаэоренко Техред М.Ходанич Корректор С. ЧерниЗаказ 6382/55 Тираж 636 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4