Умножитель частоты следования импульсов

(5 Н 4 Н 03 В 19/О ЗОБРЕТЕН ИСА 8 ИДЕТЕЛЬСТ АВТОРСКОМ исок 11 пря- напбыть испольтомерах ниэшироким диаты входных имСУДАРСТВЕННЫЙ НОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(56) Авторское свидетельство СССР У 1083330, кл. Н 03 В 19/00, 1981.Новицкий П.В, и др. Цифровые приборы с частотными датчиками. - Л.: Энергия, 1970, с, 282/325, фиг,11 - 18 (54) УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ(57) Изобретение можетзовано в цифровых частоних и средних частот спазоном изменения часто пульсов, а также цифровых системахуправления и регулирования. Цельизобретения - расширение диапазонарабочих частот при сохранении точности - достигается введением в умножитель частоты третьего интегратора 10 и блока 11 опорного напряженияКроме того, умножитель частоты содержит интеграторы 1 и 2, блок 3 выборки хранения, компаратор 4, формирователь 5 импульсов, выходную шину 6,блок управления, входную шину 8,точник 9 опорного напряжения. Блсодержит источник 12 опорного нажения, который через делитель 13ряже.ния соединен с диодами 14 и 15.Умножитель обладает высоким быстродействием, что обеспечивает повьппениточности и расширение диапазона рабочих частот. 2 э.п. ф-лы. 3 ил1133072Изобретение относится к импульснойтехнике, в частности к умножителямчастоты импульсов, и может быть использовано в цифровых частотомерах5низких и средних частот с широким диапазоном изменения частоты входныхимпульсов, а также цифровых системахуправления и регулирования,Цель изобретения - расширение диапазона рабочих частот при сохраненииточности.На фиг.1 представлена функциональная электрическая схема умножителя; на фиг.2 - схема блока опорного напряжения, пример выполнения; нафиг.З - временные диаграммы работыумножителя частоты следования импульсов.Умножитель частоты следования импульсов содержит первый 1 и второй 2интеграторы, блок 3 выборки-хранения,вход которого соединен с выходомпервого интегратора 1, а выход - спервым входом компаратора 4, выход 25которого соединен с входом формирователя 5 импульсов, выход которогоподключен к тактовому входу второгоинтегратора 2, и выходной шиной 6.Вход блока 7 управления соединен свходной шиной 8, а первый и второйвыходы - с тактовыми входами интегратора 1 и блока 3 выборки-хранениясоответственно. Выход источника 9опорного напряжения соединен с пер 35вым входом третьего интегратора 10,второй вход которого соединен с выходом блока 3 выборки-хранения, входыпервого 1 и второго 2 интеграторовсоединены с выходом блока 11 опорного напряжения, вход которого соединен с выходом третьего интегратора 1 О.Блок 11 опорного напряжения содержит источник 12 опорного напряжения, выход которого через делитель 4513 напряжения соединен с анодом первого диода 14, катод которого соединен с выходом блока 11 опорного напряжения и катодом второго диода 15,а анод - с входом блока 11.50Блок 11 опорного напряжения(фиг.2) может содержать источники 16опорного напряжения, выход которогочерез делитель 17 соединен с анодомдиода 18, катод которого соединен свыходом блока 11 и через последовательно соединенные первый 19 и второй20 резисторы с входом блока 11. Точка соединения резисторов 19 и 20 через последовательно соединенные и встречно включенные стабилитроны 21 и 22 соединена с общей шиной.На фиг.З изображены временные диаграммы работы устройства: д- - напряжение на входной шине 8;- напряжение на первом выходе блока 7 управления; 6 - напряжение на втором выходе блока 7 управления; Ф - напряжение на выходе первого интегратора 1;- напряжение на входах первого и второго интеграторов; а - напряжение на выходе блока 3 выборки-хранения; Ж- напряжение на выходе второго интегратора 2;- напряжение на выходе компаратора 4; цнапряжение на выходе формирователя 5импульсов; к - напряжение на выходеисточника 9 опорного напряжения; лнапряжение на выходе интегратора 10.Умножитель частоты работает слеДующим образом,В исходном состоянии перед включением питающих напряжений конденсаторы всех трех интеграторов разряжены и напряжение на их выходах равнонулю, После включения питающих напряжений при поступлении импульса(фиг.За) на входную шину 8 блок 7управления формирует последовательность управляющих импульсов (фиг,Зб/обеспечивающих запись выходного напряжения интегратора 1 в блок 3 выборки-хранения и последующий разрядконденсатора интегратора 1 до нулевого уровня.Величина напряжения У (фиг.Зг)на выходе интегратора 1 в момент прихода импульса на входную шину 8 определяется величиной напряжения Уф(фиг.Зд) на выходе интегратора и периодом Т 1 следования импульсовУо Уо ТП -- ТтС4где- постоянная времени первого1интегратора.Из (1) следует, что при заданнойвеличине О, напряжение П на выходепервого интегратора, а следовательно,и напряжение на выходе блока 3 выборки-хранения пропорциональны периоду следования импульсов на входнойшине 8. Напряжение на выходе блока 3выборки-хранения сравнивается с напряжением П на выходе второго интегратора 2, 1330727Напряжение 11 на выходе второго интегратора определяется напряжением П на его входе и периодом Т 2 импульсов, формируемых на выходе формирователя 5 Оаг(2) где- постоянная времени второгоинтегратора.Импульс на выходе формирователя 5 формируется при срабатывании компаратора 4, что происходит при равенстве напряжений на его входах П = 11 Из (1) и (2) следует(3) т.е. период Т 2 выходных импульсов умножителя пропорционален периоду Т 1 входных импульсов и отношению постоянных времени С,и -, соответственно второго и первого интеграторов. Таким образом, при = М частота импульсов на выходной шине 6 в И раз больше, чем частота импульсов на входной шине 8 устройства. Коэффициент умножителя И, как видно иэ (3), не зависит от величины напряжения на входах интеграторов 1 и 2 и определяется только отношением их постоянных интегрированияи Ст АПри увеличении частоты импульсов на входной шине 8 напряжение 11 на выходе первого интегратора 1 в момент прихода очередного импульса уменьшается, а следовательно, уменьшается и напряжение на выходе блока 3 выборки-хранения. До тех пор, пока напряжение на выходе блока 3 выборки-хранения больше (по абсолютной величине), чем напряжение на выходе источника 9 опорного напряжения, напряжение на выходе третьего интегра" тора 1 О отрицательно.Когда напряжение на выходе блока 3 выборки-хранения становится меньше опорного, определяемого источником 9, напряжение на выходе третьего интегратора начинает изменяться и становится положительным, что приводит к увеличению входного напряжения Пр интеграторов 1 и 2.В стационарном режиме по мере увеличения частоты входных импульсов на выходе третьего интегратора устанавливается напряжение, при которомвходное напряжение Ц, интеграторов 1 и 2 увеличивается настолько, что обеспечивается минимальное напряжение П на выходе блока 3 выборки-хранения на уровне, определяемом источником 9 опорного напряжения.При заданной точности, которая определяется минимально допустимым уровнем Пр и 11, это позволяет в 100-1000 раз расширить диапазон рабочих частот умножителя, так как блоки предлагаемого устройства работают при достаточно высоких уровнях входных и выходных сигналов, что уменьшает влияние токов утечки, наводок и помех, а также временной и температурной нестабильности других элементов, Поддержание рабочих напряжений на входе и выходе элементов на уровне обеспечивает высокую точность их работы в условиях помех и наводок.Блок 11 опорного напряжения и диоды 14 и 15 обеспечивают максимальный диапазон изменения напряжения Пд на входе интеграторов 1 и 2. При этом минимальный уровень опоеделяется делителем 13 который задает ве 10 15 20 25 личину напряжения на выходе первого 30 интегратора при низшей частоте импульсов на входной шине, Кроме того,диод 18 и стабилитроны 21 и 22 позволяют исключить влияние пульсацийнапряжения питания на точность рабо 35 40 45 50 Фор мула изобретения 55 1. Умножитель частоты следования импульсов, содержащий первый и второй интеграторы, источник опорного напряжения и блок выборки-хранения,ты умножителя и повысить быстродействие цепи с третьим интегратором, поскольку его выходное напряжение независимо от знака изменяет величину напряжения По на входах интеграторов 1 и 2.Предлагаемый умножитель частоты импульсов обладает высоким быстродействием, так как частота выходных импульсов определяется только временным интервалом (периодом Т ) между двумя предшествующими импульсами на сигнальном входе и не зависит от постоянной времени третьего интегратора, который обеспечивает повышение точности и расширение диапазона рабочих частот13307 ог.г оставитель Сазоноехред И.Верес Редактор Л Бутяг иска оррект аказ 3591/55 Тираж НИИПИ Государстве по делам изобре 35, Москва, Ж, писно ного комитета СССРений и открьггий Раушская наб., д, 4/ оизводственно-полиграфическое предприятие, г. Ужгород ектная, 4 вход которого подключен к выходу первого интегратора, а выход - к первомувходу компаратора, выход которогосоединен с входом формирователя импульсов, выход которого соединен свыходной шиной и тактовым входом второго интегратора, причем входная шина соединена с входом блока управления, первый выход которого соединенс тактовым входом первого интегра Отора, а второй - с управляющим входом блока выборки-хранения, о т л ич а ю щ и й с я тем, что, с цельюрасширения рабочего диапазона частотпри сохранении точности, в него введен третий интегратор и блок опорногонапряжения, вход которого соединенс выходом третьего интегратора, а выход - с входами первого и второго интеграторов, причем первый вход третьего интегратора соединен с выходомблока выборки-.хранения, а второй -с выходом источника опорного напряжения, причем второй вход компараторасоединен с выходом второго интегратора. 27 62. Умножитель по п.1, о т л н ч аю щ и й с я тем, что блок опорного напряжения содержит источник опорногр напряжения, выход которого соединен через делитель напряжения с анодом первого диода, катод которого соединен с выходом блока опорного напряжения и катодом второго диода, анод которого соединен с входом блока опорного напряжения,3. Умножитель по п.1, о т л и ч а ю щ и й с я тем, что блок опорного напряжения содержит источник опорного напряжения, выход которого через делитель соединен с анодом диода, катод которого соединен с выходом блока опорного напряжения и через последовательно соединенные первый и второй резисторы с входом блока опорного напряжения, а точка соединения первого и второго резисторов через последовательно соединенные и встречно включенные первый и второй стабилнтроны соединена с общей шиной.