Устройство цифрового измерения ускорения

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 01 Р 1508 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ ИЗОБРЕТЕНИЯН А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Всесоюзный научно-исследовательский, проектно-конструкторский итехнологический институт релестроения и Чувашский государственный университет им. И.Н.Ульянова(56) Бургин Б.Ш., Хорошавин В.П. Использование дополнительных обратныхсвязей для модельного управлениядвухмассовой электромеханической системой, - В кн.: Электрооборудованиеавтоматизированных установок.Проектирование аналого-цифровыхсистем на интегральных схемах /Подред. Б.В.Шамря. М.: Машиностроений,1976, с. 177-180, 194-195.Патент ВНР162993,кл. С 01 Р 3/Хб, 1969.Авторское свидетельство СССР685987, кл, С 01 Р 15/08, 1978.(54) УСТРОИСТУС КОР ЕНИЯ(57) Из обрелительной тпользовано ФРОВОГО ИЗМЕРЕН тение относится к вычи ехнике и может быть ис в высокоточных система ования скорос ительных меха го регулния исполгой кинем втоматическ и или полож атической свями положения. ышение надежнизм упр зовыми датчи зью Цел ния о изобрет устрой хемы. В ы делит ет упрощения аждого периода . ы 2 на два форвырабатываетва за с наст концееля час ра импульс мировател ьса, почисла, надва последовательных имп ит запи тчике 7 оторым происх опленного в с 0 и обнуление гистр 7 для подготакту рабаты. дставляется одом и схема бразует его е преобразова вым разрядом четчик ующ сло овки его к Отрицательное ч в счетчике 7 обИСКЛЮЧАЮЩЕЕ ИЛИ в прямой код. У тным ФС1 пре авлен знак ием осуществляегистра 10 21 13173Изобретение относится к вычислительной технике и может быть использовано в высокоточных системах автоматического регулирования скорости или положения исполнительных механиз мов с упругой кинематической связью и Фазовыми датчиками положения.Бель изобретения - повышение надежности устройства за счет упрощения его схемы. 10На фиг. 1 изображена блок-схема предлагаемого устройства; на Фиг. 2 эпюры напряжений на выходах блоков схемы, поясняющие работу устройства. Устройство состоит из нуль-орга-на 1 частотного датчика скорости, делителя 2 частоты на два, представляющего собой Э-триггер, Формирователя 3 импульсов, генератора 4 импуль 70 сов стабильной частоты, ключей 5 и 6, реверсивного счетчика 7, состоящего из триггера 8 младшего разряда и блока 9, включающего в себя все остальные разряды счетчика, регисг", ра 10, дешифратора 11, представляющего собои блок схем ИСКЛЮЧАЮЩЕЕ ИЛИ двухвходовой схемы ИЛИ 12 и блока 13 обнуления младшего разряда счетчика. На вход 14 нуль-органа 1 поступает З 7 напряжение П с выхоца датчика Фазового чли импульсного типа (не показан) частоты 2 . выход 15 нуль-органа 1, являющийся выходом датчика, соединен с входом делителя 2 часто.3 ты на два, прямой выход 16 которого соединен с входом Формирователя 3 импульсов и первым входом ключа 5, а инверсный выход 17 соединен с первым входом ключа 6. Первый вьцод 18 Формирователя 3 импульсов соединен с входом разрешения записи регистра 10, а второй выход 19 - с входом обнуления старших разрядов счетчика и с первым входом схемы ИЛИ 12. Выход 20 генератора 4 соединен с вторыми входами ключей, выходы 21 ие 22 которых соединены соответственно с входами суммирования и вычитания триггера 8 младшего разряда счетчика.Прямой выход 23 младшего разряда 8 соединен с входом обнуления блока 13 обнуления младшего разряда счетчика, с входом суммирования второго разряда счетчика, входящего в блок 9, первым входом регистра 10, инверсный выход 24 - с входом вычитания старших разрядов счетчика. Выход 25 заема счетчика 7 соединен с входом 64 2блока 13, а счетные выходы 26 соединены с входами регистра 10, выходы 27 и 28 которого соединены с входами схемы ИСКЛЮЧАЮЩЕЕ ИЛИ и знаковым выходом устройства Выход 29 схемы ИСКЛЮЧАЮЩЕЕ ИЛИ являются выходами устройства, при этом выход 30 блока 13 соединен с вторым входом схемы ИЛИ 12, выход 31 которой соединен с входом обнуления триггера 8 младшего разряда счетчика 7.Устройство работает следующим образом.При переходе через нуль напряжения П выходной обмотки датчика нуль-орган 1 формирует прямоугольные импульсы, которые поступают на вход делителя 2 на два. Прямой 16 и инверсный 17 выходы делителя 2 на, два управляют первым 5 и вторым 6 ключами, пропускающими импульсы й высокочастотного генератора 4 соответственно на суммирующий и вычитающий входы реверсивного счетчика 7. В конце каждого периода работы делителя 2 на два формирователь 3 импульсов вырабатывает два последовательньгх импульса 18 и 19, по которым происходит запись числа, накопленного в счетчике 7, в регистр 10 и обнуление счетчика для подготовки его к следующему такту работы. Отрицательное число представляется в счетчике обратным кодом, поэтому введена схема ИСКЛЮЧАЮЩЕЕ ИЛИ, преобразующая его в прямой код 29. Управление преобразованием осуществляется знаковым разрядом 28 регистра 10.Таким образом, в течение первого периода напряжения Б(Т ) в реверсивном счетчике суммируются импуль сы генератора, а в течение второго (Т ) - вычитаются, При вращении объекта со скоростью о частота выходного сигнала датчика положения меняется по законудпгде 2 - частота питания датчика.Следовательно, если объект неподвижен или вращается с постоянной скоростью, то Т д Ти к концу второго периода ИО. При вращении объекта с ускорением ТдФТ к моменту считывания код в счетчике больше или меньше нуля в зависимости от3 131;3 направления вращения, поэтому получают отличное от нуля значение И . 1(2 Г + 2(Й 1 Е21 Г т.е; выходной код устройства пропорционален ускорениюобъекта, Здесь 4 и и - средние значения скорос 1 1ти объекта за период Т , и Тсоответственно. Величины (Й) и27И(Й ф в в ) обуславливают нелинейность 25о гизмерителя, однако при реальных величинах й = (2,5-10) кГц и (ы /2(Т), = 20-60 Гц последней можно пренебречь и считать характеристику линейной: Е /27МК 2 ГЯЗ Го(3) В предлагаемой схеме при переходе кода счетчика 7. в режиме вычита ния через нуль (из 00000 в 11111) происходит потеря информации соответствующей одному импульсу, так как оба числа соответственно в прямом и обратном коде равны нулю, Чтобы 40 избежать это и тем самым повысить точность измерения, необходимо переВодить код счетчика при вычитании из 00000 в 11110. Для этого в устройство дополнительно введены 45 схема ИЛИ 12 и схема 13 обнуления младшего разряда счетчика 7. Ее выход 30 устанавливается в "1" при переходе кода счетчика 7 через нуль по сигналу с выхода 25 заема счетчи ка и воздействует через схему ИЛИ 12 на К-вход триггера младшего разряда счетчика. Установка последнего в "0" блокирует схему обнуления млад-,о -щего разряда 13 сигналам с выхода 23, и дальнейшее. вычитание происходит, начиная с кода 111110.Формула изобретенияУстройства цифрового измерения ускорения, содержащее частотный датчик скорости, два ключа, реверсивный счетчик импульсов, генератор, дешифратор, причем выход датчика скорости соединен с первыми входами ключей, втооые входы которых соединены с выходами генератора, а выходы первого и второго ключей соединены с входами суммирования и вычитания соответственно реверсивного счетчика, соединенного своими выходами с входами дешифратора, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены два Р- триггера, двухвходовая схема ИЛИ, регистр памяти и формирователь импульсов с двумя выходами, причем задний Фронт импульса с первого выхода совпадает с передним Фронтом импульса с второго выхода, при этом выход датчика соединен с входом первого Р-триггера, прямой выход которого соединен напрямую с входом формирователяимпульсов и первым входом первогоключа, а его инверсный выход - с первым входом второго ключа, первыйвыход формирователя импульсов соединен с входом разрешения записи регистра памяти, а второй выход соединен с входамиобнуления старших разрядов счетчика и с первым входом схемы ИЛИ, второй вход которой соединен с выходом второго В-триггера, соединенного входом с выходом заема счетчика, выход схемы ИЛИ соединен с входом обнуления младшего разряда счетчика, соединенного прямым выходом с входом суммирования второго разряда счетчика, входом обнуления второго Р-триггера и первым входом регистра, а инверсным выходом - с входом вычитания старших разрядов счетчика, выходы старших разрядов счетчика соединены с входами старших разрядов регистра, выходы которого соединены с входами дешифратора и знаковым выходом устройства.1317364 Составитель В.Пименоведактор А.Ревин Техред М.Ходанич Корректор Г.Решетник,4/ оизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная;, 4 Ри Ф аказ 2417/40 Тираж 776 ВНИИПИ Государственно по делам изобретен 113035, Москва, Ж, Подписноео комитета СССРй и открытийРаушская наб., д