Преобразователь сдвига фазы в код

(9) Ш 142 51 САНИ зовеЕТ М 20 Глаго етельство ССС 9/00,57-50258,(54) ПРЕОБРАЗОВАТКОД (57) Изобретениейриборостроения изовано в преобраз ЛЬ СДВИГА ФАЗЫ асти тносится к может быть вателях ан споль- ог-фаГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ РСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидМф 404111, кл. С 0802,03.71.Патент США М 36кл. 324-83, 1972.Заявка Японии Мкл. 110 Н 2, 1982. за-код. Цель изобретения - повышениеточности преобразования - достигаетсявведением новых блокови функциональных связей, позволяющих уменьшитьдискретность преобразования, Преобразователь содержит фазосдвигающиеэлементы 1 и 2, делители напряжения3 и 4, суммирующие усилители 5 и 6,блоки 7 и 8 сравнения, каждый из которых содержит фазовый детектор 9 ипреобразователь О напряжения в частоту импульсов, реверсивные счетчики 11, 12, 13 и 14, блок 15 элементов И, вычитатель 16 и генератор 17импульсов, Повышение точности достигается введением двух фазосдвигающихэлементов, двух делителей напряжения,двух суммирующих усилителей и вычитателя. 1 ил.1 131Изобретение относится к приборостроению и может быть использовано впреобразователях аналог-фаза-код длясвязи аналоговых источников информации с цифровым вычислительным устройством,Целью йэобретения является повышение точности преобразованияНа чертеже представлена функцио"иальная схема предлагаемого устройства,Преобразователь сдвига Фазы в кодсодержит первый и второй фазосдвигающие элементы 1 и 2, первый и второйделители 3 и 4 напряжения, первый ивторой суммирующие усилители 5 и 6,первый и второй блоки 7 и 8 сравнения, в состав которых входят фазовыйдетектор 9 и преобразователь 10 нап-ряжения в частоту импульсов, первый,второй, третий и четвертый реверсивные счетчики 11, 12, 13 и 14, блок15 элементов И, вычитатель 16 и генератор 17 импульсов.Первый вход 18 устройства непо"средственно соединен с вторым входом первого суммирующего усилителя5, а через первый фазосдвигающий элемент 1 и первый делитель 3 напряжения - с первым входом первого суммирующего усилителя 5,Второй вход 19 устройства непосредственно соединен с вторым входомвторого суммирующего усилителя 6, ачерез второй фазосдвигающий элемент2 и второй делитель 4 напряжения " спервым входом второго суммирующегоусилителя б,Первая группа выходов 20 устрой-.ства является группой выходов блока15 элементов И, а вторая группа выходов 21 устройства - группой выходоввычитателя 16,Выходы первого и второго суммирующих усилителей 5 и 6 соединены соответственно с вторыми входами первого ивторого блоков 7 и 8 сравнения, первыевходы которых соединены соответственно с выходами старших разрядов третьего ичетвертого реверсивных счетчиков13 и 14,В состав первого и второго блоков7 и 8 сравнения входят последовательно соединенные между собой фазовыйдетектор 9 и преобразователь 10 напряжения в частоту импульсов, Первыйи второй входы Фазового детектора 9являются соответственно первым и вто 4278 10 15 20 25 30 35 40 45 50 55 рым входами блока сравнения, а первый и второй выходы преобразователя1 О напряжения в частбту импульсов - .первым и вторым выходами блока сравнения,Первый и второй выходы первого ивторого блоков 7 и 8 сравнения соединены соответственно с входами сло"жения и вычитания п.ервого и второгореверсивных счетчиков 11 и 12, приэтом выходы последних подключены со"ответственно к первому входу сложения и входу вычитания третьего и четвертого реверсивных счетчиков 13и 14,Выход генератора 17 импульсов со"единен с вторыми входами сложениятретьего и четвертого реверсивныхсчетчиком 13 и 14, Выход старшегоразряда четвертого реверсивного счетчика 14 соединен с управляющими входами блока 15 элементов И и вычита"теля 16. Информационные выходы третьего реверсивного счетчика 13 соединены с информационными входами блока15 элементов И, а информационные выходы первого реверсивного счетчика11 - с управляющими входами первогоделителя 3 напряжения и первой группой входов вычитателя 16, втораягруппа входов которого соединена синформационными выходами второго реверсивного счетчика 12 и управляющими входами второго делителя 4 напряжения,Преобразователь сдвига фазы в кодработает следующим образом,Третий и четвертый реверсивныесчетчики 13 и 14 работают в режимеделения частоты генератора 17 импульсов. На их выходах, Формируются сигналы такой же частоты, что и входныесигналы, поступающие на первый и второй входы 8 и 19 преобразователя,аСдвинутые по фазе на 90 первым ивторым Фазосдвигающими элементами 1и 2 входные сигналы преобразователяизменяются в первом и втором делителях 3 и 4 напряжения по амплитудепропорционально коду первого и вто"рого реверсивных счетчиков 11 и 12,В первом и втором блоках 7 и 8 сравнения, в частности на фазовых детекторах 9, происходит сравнение по фазе выходных сигналов с первого и вто"рого суммирующих усилителей 5 и 6 свыходными сигналами со старших разрядов третьего и четвертого реверсив 3 1342ных счетчиков 13 и 14. Напряжениярассогласования фаз преобразуются всоответствующих преобразователях 10напряжения в частоту импульсов,В зависимости от знака рассогласования фаз соответствующая частота поступит на первые или вторые выходыпервого и второго блоков 7 М 8 сравнения. При этом содержимое первого ивторого реверсивных счетчиков 1 и О12 изменяется, регулируя коэффициентпередачи первого и второго делителей3 и 4 напряжения так, чтобы уменьшилось рассогласование фаз на выходахфазовых детекторов 9 первого и второго блоков 7 и 8 сравнения,При переполнении первого реверсивного счетчика 11. (второго реверсивного счетчика 12) изменяется на единицу содержимое третьего реверсивного счетчика 13 (четвертого реверсив.ного счетчика 14), При этом фаза выходного сигнала третьего реверсивного счетчика 13 (четвертого реверсивного счетчика 14) сдвигается на одиндискрет В сторону уменьшения рассогласования фаз, а фаза выходного сигнала первого суммирую(цего.усилителя5 (второго уммирующего усилителя 6)восстанавливается, Таким образом в 30каждом иэ каналов входных сигналов,поступающих на устройство по входам18 и 19, производится компенсациярассогласования фаз между входнымсигналом и соответствующим емукодовым 35эквивалентом, Старшие разряды кодового эквивалента заносятся в третийреверсивный счетчик 13 (четвертыйреверсивный счетчик 14 , а младшиеразряды - в первый реверсивный счетчик 11 (второй реверсивный счетчик12),Выходной код преобразователя сдви"га фазы в код, равныйразности выход 45ных кодов третьего реверсивного счетчика 13 (первого реверсивного счет"чика 11) и четвертого реверсивногосчетчика 14 (второго реверсивногосчетчика 12), формируется по импульсу переполнения четвертого реверсивного счетчика 14 и соответствует коду третьего реверсивного счетчика 13в этот момент времени и разности кодов первого и второго реверсивныхсчетчиков 11 и 12, причем старшие55разряды выходного кода формируютсяна выходе блока 15 элементов И (перва группа выходов 20 устройства). 78 4а младшие разряди выходного кода - невыходе вычитателя 16 (вторая группавыходов 21 устройства).Формула изобретенияПреобразователь сдвига фазы в код, содержащий первый и второй блоки сравнения, в состав каждого .из которых входит фазовый детектор, первый и второй входы которого являются со-. ответственно первым и вторым входами блока сравнения, а выход соединен с входом преобразователя напряжения в частоту импульсоз, первый и второй выходь 1 которого являются соответственно первым и вторым выходами блока сравнения, при этом первый и второй выходы первого и второго блоков сравнения соединены соответственно с вхо" дами сложения и вычитания первого и второ.-о реверсивного счетчиков, выходи каждого из которых подключены к первому входу сложения и входу вычитания соответственно третьего и четвертого реверсивных счетчиков, причем выход старшего разряда третьег; реверсивного счетчика соединен с первым входом первого блока сравнения, а информационные выходы - с информационными входами блока злемен."ов И, вь 1 ходы которого соединенй с первой группой вьгсодов у;-ройства, а управляющий вход соединен с первым входом второго блока сравнения и выходом старшего разряда четвертого реверсивного счетчика, второй вход сложения которого соединен с вторым входом сложения третьего реверсивного счетчика и выходом генератора импульсов, о т л и ч а ю щ и й с я тем, что, с целью повышения точности преобразования, в него введены два фазосдвигающих элемента, два управляемых делителя напряжения, два суммирующих усилителя и вычитатель, группа выходов которого является второй группой выходов устройства, первая группа входов соединена с информационными выходами первого реверсивного счетчика и управляющими входами первого делителя напряжения, управляющий вход - с управляющим входом блока элементов И, вторая группа входовс информационными выходами второго реверсивного счетчика и управляющими входами второго делителя напряжения, причем выходы первого и второго фазо131421 Составитель ГМилославскийРедактор А. Лежнина Техред Л.Олийнык Корректор С. Черни Заказ 2209/46 Тираж 731ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий.113035, Москва, Ж, Раушская наб д,4/5 Подписное Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4 сдвигающих элементов соединены соответственно с информационными входами первого и второго управляемых дели" телей напряжения, выходы которых соединены соответственно с первыми вхо дами первого и второго суммирующих усилителей, при этом выходы первого 8 6и второго суммирующих усилителей соединены соответственно с вторыми входами первого и второго блоков сравнения, а вторые входы подключены соответственно к входам первого и второго фазосдвигающих элементов и кпервым и вторым входам устройства,