Адаптивный анализатор плотности распределения вероятностей

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 19) И 1 04 С ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ САНИЕ ИЗОБРЕТ РСКОМУ СВИДЕТЕЛЬСТВ 4-24 1980.ССР1982. НО(57) Изобретение относится к областивычислительной техники и предназначено для анализа статистическиххарактеристик случайных процессов в, Бюл,18енко, Т.Н.Редутои Ц.Б.Эпштейн8. 8)е свидетельствос 06 Р 15/36,свидетельство СС 06 Р 15/36,АНАЛИЗАТОР ПЛВЕРОЯТНОСТЕЙ условиях недостатка априорнои информацииЦель изобретения - повышениеточности оценки гистограммы. Анализатор содержит усреднитель 1, блок 2вычитания, формирователь 3 модулясигнала, блок 4 вычисления максимума, дискриминатор 5 знака, блок 6синхронизации, триггер 7, элементыИ 8, 15. 16, счетчики 9,17, элементы ИЛИ 12, 13, цифроаналоговый преобразователь 10, элемент 11 сравнения, регистр 14 сдвига, блоки 18, 19памяти, блок 20 элементов ИЛИ. Работа анализатора основана на адаптивном вычислении масштаба преобразования на этапе обучения и вычислениягистограммы в полученном масштабена этапе оценивания, 2 ил,1 13Изобретение относится к вычислительной технике и предназначено для определения статистических характеристик случайных процессов в условиях недостатка априорной информации, например в системах связи для анализа распределения интервалов между сообщениями или распределения количества ошибок в пачке импульсов.Целью изобретения является повышение точности оценки гистограммы,На фиг. 1 представлена структурная схема адаптивного анализатора, на фиг,2 - структурная схема блока синхронизации.Анализатор (фиг. 1) содержит усреднитель 1, блок 2 вычитания, Формирователь 3 модуля сигнала, блок 4 вычисления максимума, дискриминатор 5 знака, блок 6 синхронизации, триггер 7, элемент И 8, счетчик 9, цифроаналоговый преобразователь 10, эле мент 11 сравнения, элементы ИЛИ 12 и 13, регистр 14 сдвига, элементы И 15, 16, счетчик 17, блоки 18, 181 памяти, блок 19 элементов ИЛИ.Блок 6 синхронизации (фиг.2) содержит генератор 20 тактовых импульсов, переключатель 21, счетчики 22-24, триггер 25, элементы И 26-28, элемент 29 задержки. Выход переполнения счетчика 22 подключен к первому выходу блока 6 синхронизации, первые входы элементов И 26 и 27 соеФдинены соответственно со входом и выходом переполнения счетчика 22, а второй вход элемента И 26, инверсный вход элемента И 27 и первый вход элемента И 28 подключены к инверсному выходу триггера 25. Выход элемента И 27 через элемент 29 задержки соединен с вторым выходом,выход элемента И 26 - с третьим выходом блока 6 синхронизации, вход К триггера 25 и вход Я триггера 30 подключены ко входу начальной установки. Адаптивный анализатор осуществляет вычисление плотности распределения вероятностей за два этапа: этап обучения и этап оценивания функции Я.В исходном состоянии блоки анализатора установлены в нулевое состояние, а в блоке 6 синхронизации на первом выходе формируются импульсы дискретизации исследуемого сигнала, на втором выходе - задержанные импуль 10841 2 51015 20 25 30 35 40 45 50 55 сы с частотой, равной частоте дискре тизации, на третьем выходе - импульсы тактовой частоты, определяемой быстродействием логических элементов.С этапа обучения начинается анализ сигнала.Вычисляемая в усреднителе 1 текущая оценка среднего значения М(х) поступает на вход блока 2 вычитания, в котором осуществляются операции цискретизации и вычитания, вследствие чего на выходе образуются отсчеты центрированного случайного процес. са х(3. ьс) = х(з. М) - М(х)Центрированный двуполярный сигнал в виде ряда отсчетов поступает на вход Формирователя 3 модуля сигнала, в котором вычисляется абсолютное значение этих отсчетов (х ), При считывании каждого -го отсчета на вход блока 4 вычисления максимума в нем по сигналу блока управляющей синхронизации разрешается операция сравнения амплитуды отсчета (х,.) с максимальным значением отсчета (х., ) из ранее поступившей последовательности отсчетов и большее из этих значений запоминается для последующего сравнения,Так, в блоке 4 вычисления максимума производится отбор и фиксация максимального из модулей отсчетов сигнала, который является характеристикой размаха (диапаэона изменения аргумента) вычисляемой функции Щх).Следовательно, значение (х) , задает шкалу измерений и величину шага аппроксимации ьх = (х)/К, где К - количество дифференциальных коридоров (ординат) каждой из ветвей функцииТак как определение максимального иэ значений модулей отсчетов, как правило, не требует высокой досто верности, то этап обучения может осуществляться на небольшом интервале Т М (0,2-0,3) Т, где Т - интервал вычисления оценки 11(х), т,е, длительность этапа оценивания.Этап оценивания осуществляется нри начальном условии, сформированном на этапе обучения: из первоначальных текущих данных в блоке 4 вычисления максимума получена информация об ожидаемом амплитудном диапазоне функции, а в блоке 6 синхрони13108 30 зации тактовые импульсы начинают поступать на третий выход.Процедура обработки в усреднителе 1, блоке 2 вычитания и формирователе 3 модуля сигнала выполняется аналогично этапу обучения, а в дискриминаторе 5 знака сигнала определяется знак отсчета.Одновременно с этим, по сигналам с первого выхода блока 6 синхро- . 10 низации срабатывает триггер 7, открывая элемент И 8 для прохождения тактовых импульсов на счетный вход счетчика 9, текущие значения А выходного кода которого формирует 15 на выходе цифроаналогового преобразователя 10 ступенчато-изменяющееся напряжениеПри этом, величина кажЬ дой ступени зависит от значения (х)мак 1 подключенного к опорному входу цифроаналогового преобразователя 10При выполнении соотношения А =(х) срабатывает элемент 11 сравнения, выходной импульс которого поступая на вход установки в "ноль" триг гера 7, возвращает его в исходное состояние, при котором запрещается прохождение тактовых импульсов на вход счетчика 9 адреса,Одновременно импульс с выхода элемента 11 сравнения поступает на информационный вход регистра 14 и через элемент ИЛИ 12 - на тактовый вход вследствие чего единичный импульс записывается в первую ячейку (раз-, ,ряд) регистра 14 сдвига, являясь при этом сигналом разрешения считывания (через элемент ИЛИ 13 и элементы И 15 или 16) блоков 18 и 18 памяти, синхронизирующим сигналом разрешения записи кода Ь, считанного по коду адреса А из блоков 18. или 18 памяти в счетчик 17. Очередной тактовый импульс с третьего выхода блока 6 синхронизации, поступая на тактовый вход регистра 14 сдвига, осуществляет сдвиг единичного импульса во второй разряд, что является сигналом разрешения счета для счетчика 17: его содержимое увеличивается на единицу и становится равным (И +1)-. По следующему сигналу - с третьего разряда регистра 14. сдвига - разрешается запись этого кода (11,+1) в ту же т-ую ячейку блоков 18 или 18,памяти (в соответствии с кодом адреса А,д), а по сигналу с выхода четвертого разряда осу 41 4ществляется обнуление счетчиков 9 и 17. В результате выполнения этапов обучения и оценивания в первом и втором блоках 18, 18 памяти накоплены оценки плотности распределения вероятностей в соответствии с отрицательным или положительными отсчетами центрированного сигнала. Формула изобретения Адаптивный анализатор плотности распределения вероятностей, содержащий усреднитель, регистр сдвига, элемент сравнения, два счетчика, блок синхронизации, дискриминатор знака, блок вычитания, формирователь модуля сигнала, блок вычисления максимума, два элемента И, причем вход уменьшаемого блока вычитания соединен с входом усреднителя и является входом анализатора, выход усреднителя соединен с входом вычитаемого блока вычитания и является выходом среднего значения анализатора, выход блока вычитания соединен с входом дискри минатора знака и через формирователь модуля сигнала соединен с информационным входом блока вычисления максимума и первым .входом элемента сравне. ния,выходы "Больше нуля" и "Меньше нуля" дискриминатора знака соединены соответственно с первыми входами .первого и второго элементов И, первый и второй выходы блока синхронизации соединены соответственно с тактовыми входами блока вычитания и блока вычисления максимума, о т л и ч а ющ и й с я тем, что, с целью повьппения точности, в него введены два элемента ИЛИ, два блока памяти, триггер, третий элемент И, блок элементов ИЛИ и цифроаналоговый преобразователь, причем, выход блока вычисления максимума соединен с входом опорного напряжения цифроаналогового преобразователя, цифровой вход которого соединен с выходом первого счетчика и адресными входами первого и второго блоков памяти, информационные входы которых соединены с выходом второго счетчика, входы разрешения считывания первого и второго блоков памяти соединены соответственно с выходами первого и второго элементов И, а выходы первого и второго блоков памятиктор М.Пожо Тираж 673 ВНИИПИ Государственного по делам изобретений и о 113035, Москва, Ж,Рау Подписноеитета СССРытийая наб., д, 4/5 оизво л. Проектная, 4 нно-полиграфическое предприятие, г. Ужг соединены соответственно с первым ивторым входами блока элементов ИЛИ,выход цифроаналогового преобразова-,теля соединен с вторым входом элемента сравнения, выход которого соединенс входом установки в "0" триггера,первым входом первого элемента ИЛИи информационным входом регистрасдвига, вход разрешения сдвига которого соединен с выходом первогоэлемента ИЛИ, второй вход которогосоединен с первым входом третьегоэлемента И и подключен к третьему выходу блока синхронизации, первый выход которого соединен с вхоДом установки в " 1" триггера, выход которогосоединен с вторым входом гретьего0841 6элемента И, выход которого соединенсо счетным входои первого счетчика,выход первого разряда регистра сдвига соединен с первым входом второгоэлемента ИЛИ и входом синхронизациивторого счетчика, выходы второго итретьего разрядов регистра сдвигасоединены соответственно со счетнымвходом второго счетчика и вторым вхо- Ю дом второго элемента ИЛИ, выход четвертого разряда регистра сдвига соединен с входами установки в "0"первого и второго счетчиков , выход блока элементов ИЛИ соеди нен с информационным входом вто -рого счетчика и является выходом анализатора.