Устройство микропрограммного управления

/2 50 БРЕТЕН ИСАНИ ЕЛЬСТ тво СССР 1977. о СССР 1984(57) Устройство относится к облас -ти вычислительной техники и можетбыть использовано для реализациимикропрограммного управления устройствами вычислительной техники. Цельюпредлагаемого изобретения являетсяуменьшения оборудования за счет сокращения избыточности в адресной части памяти микропрограмм, Устройство содержит блок памяти микрокомандблок памяти адресов переходов, счетчик адреса, регистр микроопераций,шифратор адреса, триггер, два элемента И. Введение шифратора адреса,триггера и двух элементов И приводитк достижению цели. 3 ил.Изобретение относится к вычислительной технике и может бьть использовано длф микропрограммного управления устройств вычислительнойтехники,Цель изобретения - сокращениеобъема оборудования,На фиг,1 представлена функциональная схема устройства; на фиг.2 - пример прошивки шифратора адреса,На фиг.1 приняты следующие обозначения: блок 1 памяти микрокоманд;регистр 2 микроопераций; счетчик 3адреса; шифратор 4 адреса; блок 5памяти адресов переходов; триггер 6и элементы И 7, 8.Сущность изобретения заключается в том, что адресные и управляющие разряды микрокоманд записаны соответственно в блоке 5 памяти адресов переходов и в .блоке 1 памятимикрокоманд. Такое разделение разрядов микрокоманд позволяет исключитьнулевые (пустые) значения адресовв памяти устройства, т.е, уменьшитьоборудование, необходимое для построения памяти за счет более плотнойупаковкип информации. Значение адресных разрядов блока 5 памяти адресов переходов находится в однозначном соответствии с кодом, установленным на регистре 3 (текущим адресом), т.е. У; = с;(Х), где У;значение э.-го разряда на входе блока памяти адресов переходов 5; Х -множество наборов кодов, установлен- .ных на счетчике адреса.Шифратор адреса является функциональным преобразователем и-разрядного кода регистра 3 адреса в 1 с-разрядный код, который вместе с разрядами кода условий поступает на адресные входы блока памяти адресовпереходов. При преобразовании должны быть учтены требования однозначности и оптимальности кодирования,последнее выражается формулой где Ц - число адресов переходов;число выходов шифратора адреса. Устройство работает следующим образом.В исходном состоянии на счетчике 3 адреса установлен нулевой код, на шинах условий - начальный код. Сигналом С 1 осуществляется возбуждение блока 1 памяти микрокоманд, сигналы с выхода которого устанавливают на регистре 2 код начальной микрокоманды. Сигналом с разряда (ш+1) блока 1 памяти микрокоманд устанавливается триггер 6 в единичное состояние, Сигналом С 2 через элемент И 7 возбуждается блок 5 памяти адресов переходов, на выходе которого при начальном коде условий на входах (1+1), ,г блока памяти появляется нулевой код, т.е. код на счетчике адреса 3 не изменяется, Сигналом С 3 триггер 6 устанавливается в нулевое состояние, и работа устройства повторяется.Если код условий отличен от начального, сигналом с выхода элемента И 7 возбуждается блок 5 памяти адресов переходов, сигналами с выхода последнего на счетчике 3 адреса устанавливается код отличный от нулевого. При отсутствии сигналов на выходе (ш+1) разряда блока 1 памяти триггер 6 сохраняет нулевое состояние и тогда сигналом С 2 через элемент И 8 возбуждается счетный вход счетчика 3, который увеличивает свое состояние на единицу. Таким образом, осуществляется установка кода в счетчи) ке 3 адреса сигналами с выходов блока 5 памяти адресов переходов - при наличии сигнала на выходе (ш+1) разряда блока 1 памяти микрокоманд, или увеличение кода на +1 счетчика адреса 3 - в противном случае.Пример прошивки шифратора адреса для микропрограммного устройства, адресная часть которого равна 10 раэрядам, число адресов переходов равно 62, представлен на фиг.2,При минимизации адресных кодов перехода были использованы известные методы минимизации переключательных функций. Аналитическая зависимость выходных функций шифратора адреса от входных переменных (кодов адреса регистра 3) имеет следующие выражения труктивные особенности предго устройства позволяют сократить оборудование за счет более плотной упаковки информации в адресной части переходов, в чем и заключается положительный эффект при использовании устройства. 1273 Формула изобретенияУстройство микропрограммного управления, содержащее счетчик адреса, регистр микроопераций, блок памяти 10 адресов переходов и блок памяти микрокоманд, информационные входы и с первого по ш-й (ш ; разрядность управляющей части микрокоманды) выходы которого соединены соответственно 15 с информационными выходами счетчика адреса и с первого по ш-й информационными входами регистра микроопераций, выходы которого являются выходами микроопераций устройства, о т л и ч а ю щ е е с я тем, что, с целью сокращения объема оборудования, оно содержит первый и второй элементы И, триггер и шифратор адреса, первая и вторая группы адресных входов 25 и информационный выход блока памяти адресов переходов соединены соответ 927 4ственно с выходами шифратора адреса, с входами логических условий устройства и с информационными входами счетчика адреса, входы шифратора адреса соединены с выходами счетчика . адреса, первый вход синхронизации устройства соединен с входом записи регистра микроопераций и входом.чтения блока памяти микрокоманд, (в+1)-й выход которого соединен с входом установки в единицу триггера, прямой и инверсный выходы которого соединены соответственно с первыми входами первого и второго элементов И, вторые входы которых соединены с вторым входом синхронизации устройства, третий вход синхронизации устройства соединен с входом установки в ноль триггера, выход первого элемента И соединен с входом записи счетчика адреса и с входом чтения блока памяти адресов переходов, выход второго элемента И соединен со счетным входом счетчика адреса, вход начальной установки устройства соединен с входом установки в ноль счетчика адреса.1273927 Пеоеиениью Руиеиии Кб е 7 Уб о о о о о и о о о о о о о О о о о о о о 0 О о о 0 1 1 О о О о о о о о о еб 1 О О 1 17 о о 1 О о о о о го о 1 О о о о о гб 1 О о о гб о о о о о о т О О 0 о о о о о о о о 0 1 О о о о о о о а о о 0 1 о О 1 О 1 о о о о о о о 1 О бг Составитель А.АфанасьевТехред Л.Сердюкова4 Корректор Л.Пилипенко Редактор С,Лисина Заказ 6478/47 Тираж 61 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, И, Раушская наб., д, 4/5