Стабилизатор переменного напряжения

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 4605 Г ЫЙ КОМИТЕТ СССР ЕТЕНИЙ И ОТКРЫТИЙ ГОСУДАРСТВЕ ПО ДЕЛАМ ИЗ ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Институт электродинамики АН УССР и Институт проблем моделирования в энергетике АН УССР(56) Авторское свидетельство СССР935892, кл. б 05 Г 1/ 2, 982.Авторское свидетельство СССР1107111, кл. 6 05 Г 1/12, 1984. 54) СТАБИЛИЗАТОР ПЕРЕМЕННОГО НАПРЯЖЕНИЯ57) Изобретение относится к стабилизиованным источникам питания переменного апряжения. Целью изобретения является 801272316 А 1 повышение точности и быстродействия. Цель достигается путем реализации измерительного органа стабилизатора в виде времяимпульсного устройства на базе интегратора 9 и аналоговых ключей 18, 19 и 20, При этом реализуется функция деления частотно- зависимых напряжений. Эти напряжения получают с выходов двух предварительно обнуленных интеграторов 7 и 8 при одновременной подаче на их входы соответственно полупериода напряжения, пропорционального выходному, и постоянного эталонного напряжения с источника 17. Управляющее напряжение регулирующего органа 1 не зависит от длительности периода, так как частное от деления двух зависящих от одного и того же параметра величин не зависит от этого параметра З и равно отношению этих величин, 2 ил,колебаниях частоты напряжения питаю Ощей сети,На фиг, 1 представлена функциональ 5 25 входу к выходу интегратора 9, а неинвертирующим - к общему проводу устройства, логические схемы 2 И - НЕ 14 и2 ИЛИ - НЕ 15, причем выход первой соединен с одним из входов последней непосредственно, а с вторым ее входом через формирователь 16 импульсов перезаписи, источ-.ник 17 эталонного напряжения, подключенный своим отрицательным полюсом через управляемые ключи 18 и 19 к входам интеграторов 7 и 8 соответственно, управляемый переИзобретение относится к электротехнике, ь частности к преобразовательной технике, и может быть использовано для построения точных быстродействующих стабилизаторов переменного напряжения, работающих при больших изменениях частоты стабилизируемого напряжения.Цель из обретен и я - повышение точности и быстродействия стабилизатора переменного напряжения при значительных ная схема стабилизатора; на фиг, 2 - эпюры напряжений в характерных точках схемы.Устройство содержит регулирующий орган 1, узел 2 сравнения, к одному из входов которого подсоединен выход источника 3 опорного напряжения, а к второму входу - выход ячейки 4 памяти, выход узла 2 сравнения подключен к управляющему входу регулирующего органа 1, синхронизатор-формирователь 5, подсоединенный входом к входу устройства, измерительный трансформатор 6, первичная обмотка которого соединена с выходом стабилизатора, три интегратора 7 - 9, выполненные на базе операционных усилителей с ключами 10 - 12 сброса соответственно, компаратор 13, подсоединенный инвертирующим ключающий ключ 20, имеющий два входа и один выход, подключенный к входу интегратора 9, причем первый из его входов соединен с одним из выводов вторичной обмотки измерительного трансформатора 6, второй вывод которой заземлен, а второй подсоединен к выходу интегратора 8. Первый выход синхронизатора-формирователя подключен к управляющему входу ключа 12 сброса интегратора 9, а второй его выход к одному из входов схемы 2 И - НЕ 14 и управляющим входам ключей 19 и 20. Второй вход схемы 2 И - НЕ 4 соединен с выходом компаратора 13, куда также подсоединен управляющий вход ключа 11 сброса интегратора 8. Управляющие входы ключа 10 сброса интегратора 7, ключа 18 и ячейки 4 памяти соединены соответственно с выходами схемы 2 ИЛИ - НЕ 15, схемы 2 И - НЕ 4 и формирователя импульсов перезаписи, а выход интегратора 7 подключен к входу ячейки 4 памяти, состоящей из буферного усилителя 21, подсоединенного параллельно его входу, конденсатора 22 и уп-. 40 45 50 55 равляемого ключа 23, включенного между входом усилителя 21 и собственно входом ячейки 4 памяти. Причем ее управляющий вход является управляющим входом ключа 23. В интеграторе 9 параллельно ключу 12 включен диод 24, причем его катод присоединен к выходу интегратора 9.Устройство работает следующим образом.Напряжение 25 3 вх (фиг. 2 а) поступает на вход регулирующего органа 1, преобразуясь на его выходе в выходное напряжение стабилизатора. Синхронизатор-формирователь ежепериодно вырабатывает импульсы 26, совпадающие по фазе с переходом через нуль стабилизируемого напряжения, и импульсы 27, задний фронт которых также совпадает с моментом этого перехода (фиг. 2 б, в). Импульсы 27 напряжения ежепериоднообнуляют интегратор 9 перед началом отрицательного полупериода напряжения, подготавливая интегратор к измерению. Измерительный трансформатор 6 приводит выходное напряжение, с учетом максимальных его отклонений, к величине, допустимой для входных цепей электронного ключа 20 и интегратора. Ключи 20 и 19 при поступлении на их управляющие входы импульса 27 напряжения раз. решают прохождение отрицательной полуволны напряжения с вторичной обмотки трансформатора 6 на вход интегратора 9 и напряжения 28 (фиг. 2 г)источника 17 эталонного напряжения на вход интегратора 8. Интегрирование соответствующих напряжений на интеграторах 8 и 9 производятся с момента времени 1 ь совпадающего с передним фронтом импульса 26; до момента времени Ь, совпадающего с задним фронтом того же импульса и окончанием отрицательного полупериода входного напряжения. В момент на выходах интеграторов 8 и 9 появляются напряжения 29 и 30.С момента времени 1 ключ 19 размыкается, а ключи 20 подключает вход интегратора 9 к выходу интегратора 8, который при этом переходит в режим хранения информации (фиг, 2 д, интервал 1 г - 1 з). Полярность напряжения 31, поступающего на вход интегратора 9 в интервале времени 1 - (з, противоположна полярности напряжения, проинтегрированного в интервале 1 - 1 (фиг. 2 ж). Напряжение на выходе интегратора 9 с момента 1 начинает линейно уменьшаться и после перехода через нуль ограничивается на уровне прямого падения напряжения на диоде 24 (фиг, 2 е, интервал 1 з - 1). Переход напряжения 30 через нуль в момент времени 1 з фиксирует компаратор 13 (напряжение 32, фиг. 2 з), который одновременно обнуляет интегратор8 (фиг. 2 д).Интервал времени Ы через постоянный" по величине коэффициент пропорциональности выражает величину среднего значения выходного напряжения стабилизатора, причемФормула изобретения 45 длительность этого интервала не,зависит от длительности периода измеряемого напряжения. Интервал 33 времени Ы (фиг, 2 и) выделяется логической схемой 14 совпадения 2 И - НЕ и соответствует времени между задним фронтом импульса 26 и передним фронтом импульса 32. Для преобразования интервала времени Ы в пропорциональное ему напряжение на вход предварительно обнуленного интегратора 7 на время Ы с помощью ключа 18, управляемого схемой 14, подсоединяется источник 7 эталонного напряжения,По абсолютной величине напряжение на выходе интегратора 7 в момент времени 1 з равно среднему значению напряжения на вторичной обмотке измерительноготрансформатора 6. По заднему фронту импульса 33 формирователь 16 формирует импульс 34 напряжения перезаписи (фиг. 2 к), поступающий на управляющий вход ключа 23 ячейки 4 памяти, в которой происходит запоминание напряжения 35 на выходе интегратора 7 (фиг. 2 м) конденсатором 22. Узел 2 сравнения выделяет разность опорного напряжения источника 3 и измеренного напряжения 36, поступающего с выхода буферного усилителя 21. Сигнал 37 рассогласования (фиг. 2 м) с выхода узла сравнения используется для соответствующего управления регулирующим органом. Схема 15 после выборки измеряемого напряжения формирует импульсы сброса интегратора 7 (фиг. 2 л). Перед началом следующего отрицательного полупериода входного напряжения снова происходит сброс интегратора 9 и в. дальнейшем цикл измерения повторяется.Таким образом, в один полупериод производится интегрирование измеряемого и эталонного напряжений, а время второго полупериода используется для деления напряжений, полученных после интегрирования. Результат деления двух напряжений в виде интервала времени в последующем преобразуется в пропорциональное напряжение. В итоге напряжение на выходе узла сравнения оказывается пропорциональным отклонению среднего значения выходного напряжения стабилизатора от номинальной величины, а не разности площадей приведенного выходного и эталонного напряжений за полупериод, чем и достигается улучшение качества стабилизации входного напряжения,5 0 15 20 25 30 35 40 Стабилизатор переменного напряжения, содержащий ре гул ируюгци й орган, вкл кценный между входными и выходными клеммами, первый интегратор с ключом сброса, выходом соединенный с входом ячейки памяти, измерительный трансформатор, под. клюценный первичной обмоткой к выходным клеммам, источник опорного напряжения, соединенный выходом с одним из входов узла сравнения, синхронизатор-формирователь, входом подключенный к входным клеммам, отличающийся тем, что, с целью повышения точности и быстродействия, в стабилизатор введены второй и третий интеграторы с ключами сброса, компаратор, источ. ник эталонного напряжения, формирватель импульсов перезаписи, логические элементы 2 И - НЕ и 2 ИЛИ - НЕ, три управляемых ключа, причем истоцник эталонного напряжения соединен через первый и второй управляемые ключи с входами первого и второго интеграторов, а выход последнего церез первый вход третьего управляемого ключа - с входом третьего интегратора, к второму входу третьего управляемого ключа подключен один из выводов вторичной обмотки измерительного трансформатора, второй вывод ко. торой заземлен, выход третьего интегратора соединен с инвертирующим входом компаратора, второй вход которого заземлен, а выход соединен с управляющим входом ключа сброса второго интегратора и первым входом элемента 2 И - НЕ, выход элемента 2 И - НЕ подключен к первому входу элемента 2 ИЛИ - НЕ непосредственно, к второму входу - через формирователь импульсов перезаписи, и к управляющему входу первого ключа - непосредственно, первый выход синхронизатора-формирователя подсоединен к управляющему входу ключа сброса третьего интегратора, а второй выход - к второму входу элемента 2 И - НЕ и к управляющим входам второго и третьего ключей, выход элемента 2 ИЛИ - НЕ соединен с управляющим входом ключа сброса первого интегратора, а выход формирователя импульсов перезаписи - с управляющим входом ячейки памяти, выход которой подключен к второму входу узла сравнения, выход которого соединен с управляющим входом регулирующего органа.1272316 мг ель С. Чер . Верес б Лугова нного теннйРау Ужг 1130 лиал Редактор К. БобковаЗаказ 6338/47ВН Составит Техред И Тираж 83 ИПИ Государстве по делам нэобреМосква, Ж - 35 ППП Патент, г. ны шеваКорректор ОПодписноекомитета СССРи открытийская наб д. 4/5род, ул. Проектная,